[發(fā)明專利]像素電路以及顯示面板

在審

• 申請?zhí)枺?/td>: 202110441662.2
• 申請日: 2021-04-23
• 公開（公告）號: CN113129805A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設計）人: 洪嘉澤;林振祺
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G09G3/30
• 分類號: G09G3/30
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 傅磊;閆華

1.一種像素電路，包含：

一驅動電路，用以提供一驅動電流；

一發(fā)光單元；

一第一晶體管，耦接于該驅動電路，并用于接收該驅動電流；

一第二晶體管，耦接于該發(fā)光單元與該第一晶體管之間，用以根據(jù)一發(fā)光信號選擇性地導通；

一第三晶體管，耦接于該驅動電路與該發(fā)光單元之間；

一調制電路，耦接該第一晶體管的一控制端，并用以輸出一第一控制電壓至該第一晶體管的該控制端，以于一預設時間長度內連續(xù)切換該第一晶體管的開關狀態(tài)；以及

一寫入電路，耦接該調制電路，用以根據(jù)周期性的一脈沖信號和一第一數(shù)據(jù)電壓輸出一第二控制電壓至該調制電路以決定該第一控制電壓的大小。

2.如權利要求1所述的像素電路，其中該驅動電路包含：

一第四晶體管，包含一第一端、一第二端以及一控制端，該第四晶體管的該第一端用以接收一驅動電壓，該第四晶體管的該第二端耦接該第一晶體管的該第一端，該第四晶體管的該控制端耦接一第一節(jié)點；

一第五晶體管，耦接于該第一節(jié)點與該第一晶體管的該第一端之間；

一第六晶體管，該第六晶體管的一第一端耦接該第四晶體管的該第一端，該第六晶體管的一第二端耦接一第二節(jié)點；

一第一電容，耦接于該第一節(jié)點與該第二節(jié)點之間；

一第七晶體管，包含一第一端、一第二端以及一控制端，該第七晶體管的該第一端耦接該第二節(jié)點，該第七晶體管的該第二端用以接收一參考電壓，該第七晶體管的該控制端用以接收該發(fā)光信號；以及

一第八晶體管，該第八晶體管的一第一端用以接收一第二數(shù)據(jù)電壓，該第八晶體管的一第二端耦接該第二節(jié)點。

3.如權利要求1所述的像素電路，其中該調制電路還包含：

一第九晶體管，包含一第一端、一第二端以及一控制端，該第九晶體管的該第一端用以接收一第一電壓，該第九晶體管的該第二端耦接該第三節(jié)點，該第九晶體管的該控制端耦接一第四節(jié)點；

一第十晶體管，該第十晶體管的一第一端耦接于該第三節(jié)點，該第十晶體管的一第二端用以接收一第二電壓；以及

一第十一晶體管，耦接于該第三節(jié)點與該第四節(jié)點之間。

4.如權利要求3所述的像素電路，其中當該第一晶體管為N型金屬氧化物半導體導體時，該第十晶體管為N型金屬氧化物半導體導體，且該第十晶體管的該控制端耦接該第四節(jié)點。

5.如權利要求3所述的像素電路，其中當該第一晶體管為P型金屬氧化物半導體導體時，該第十晶體管為P型金屬氧化物半導體導體，且該第十晶體管的該控制端耦接該第十晶體管的該第二端。

6.如權利要求1所述的像素電路，其中該寫入電路包含：

一第十二晶體管，該第十二晶體管的一第一端耦接于一第五節(jié)點，該第十二晶體管的一第二端用以接收該第一數(shù)據(jù)電壓；

一第十三晶體管，包含一第一端、一第二端以及一控制端，該第十三晶體管的該第一端耦接該第五節(jié)點，該第十三晶體管的該第二端耦接該脈沖信號，該第十三晶體管的該控制端用以接收該發(fā)光信號；以及

一第二電容，耦接于該調制電路與該第五節(jié)點之間。

7.如權利要求1所述的像素電路，其中該脈沖信號用于提供一三角波，且當該發(fā)光信號由高電平變化至低電平時，該脈沖信號由高電平變化至低電平。

8.如權利要求1所述的像素電路，其中該第一電壓大于該第二電壓。