[發明專利]一種實現雙冗余的Flash的結構及方法

在審

• 申請號: 202110404509.2
• 申請日: 2021-04-15
• 公開（公告）號: CN113110862A
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 郭建璞;韓威;薛廣營
• 申請（專利權）人: 山東英信計算機技術有限公司
• 主分類號: G06F8/654
• 分類號: G06F8/654;G06F11/18
• 代理公司: 濟南誠智商標專利事務所有限公司 37105
• 代理人: 黃曉燕

1.一種實現雙冗余的Flash的結構，其特征在于，包括控制單元(1)，其中，

所述控制單元(1)電性連接選擇模塊；

所述控制單元(1)控制所述選擇模塊通過總線連接基板管理控制器(3)與主Flash(5)或備用Flash(6)，或者控制所述選擇模塊通過總線連接CPU(7)與主Flash(5)或者備用Flash(6)；

所述控制單元(1)電性連接所述基板管理控制器(3)和所述CPU(7)。

2.根據權利要求1所述實現雙冗余的Flash的結構，其特征在于，所述選擇模塊包括高速多路復用器(2)和單極雙擲模擬開關(4)，所述控制單元(1)電性連接所述高速多路復用器(2)和單極雙擲模擬開關(4)的選擇端口。

3.根據權利要求2所述實現雙冗余的Flash的結構，其特征在于，所述高速多路復用器(2)分別電性連接所述基板管理控制器(3)和CPU(7)的數據傳輸端口，所述高速多路復用器(2)電性連接主Flash(5)和備用Flash(6)的數據傳輸端口；

所述高速多路復用器(2)分別電性連接所述基板管理控制器(3)和CPU(7)的片選端口，所述高速多路復用器(2)電性連接所述單極雙擲模擬開關(4)的輸入端口，所述單極雙擲模擬開關(4)的輸出端口分別連接所述主Flash(5)和備用Flash(6)的片選端口。

4.根據權利要求3所述實現雙冗余的Flash的結構，其特征在于，所述總線為SPI總線，所述數據傳輸端口為SPI總線端口中的MISO端口、MOSI端口以及CLK端口。

5.根據權利要求4所述實現雙冗余的Flash的結構，其特征在于，所述控制單元(1)通過總線分別電性連接所述基板管理控制器(3)和所述CPU(7)，所述控制單元(1)還通過GPIO電性連接與所述CPU(7)。

6.一種實現雙冗余的Flash的控制方法，其特征在于,包括

1)初始化控制單元，使得所述控制單元控制高速多路復用器和單極雙擲模擬開關連接CPU與主Flash；

2)所述CPU加載BIOS，并根據從所述主Flash的加載是否成功向所述控制單元發送指示信息；

3)所述控制單元根據表示失敗的所述指示信息控制單元控制單極雙擲模擬開關連接CPU與備用Flash的片選端口；

4)所述CPU加載BIOS，并根據從所述備用Flash的加載是否成功向所述控制單元發送指示信息；

5)所述控制單元根據所述指示信息判斷加載再次失敗，則所述控制單元控制所述高速多路復用器和單極雙擲模擬開關連接基板管理控制器與主Flash或備用Flash，進行Flash升級，升級完成，執行2)-4)。

7.根據權利要求6所述實現雙冗余的Flash的控制方法，其特征在于，所述基板管理控制器進行Flash升級過程包括：

判斷所述CPU是否在對所述主Flash或所述備用Flash進行升級；

如果否，則所述控制單元控制所述高速多路復用器經數據傳輸通道連接所述基板管理控制器和主Flash、備用Flash，且所述控制單元控制所述單極雙擲模擬開關經片選通道連接主Flash和基板管理控制器；

所述管理控制器對所述主Flash進行升級，升級成功后，所述控制單元控制所述單極雙擲模擬開關經片選通道連接備用Flash和基板管理控制器，所述管理控制器對所述備用Flash進行升級。

8.根據權利要求6所述實現雙冗余的Flash的控制方法，其特征在于，所述CPU進行Flash升級過程包括：

判斷所述基板管理控制器是否在對所述主Flash或所述備用Flash進行升級；

如果否，則所述控制單元控制所述高速多路復用器經數據傳輸通道連接所述CPU和主Flash和備用Flash，且所述控制單元控制所述單極雙擲模擬開關經片選通道連接主Flash和CPU；

所述CPU對所述主Flash進行升級，升級成功后，所述控制單元控制所述單極雙擲模擬開關經片選通道連接備用Flash和CPU，所述CPU對所述備用Flash進行升級。