[發(fā)明專利]帶浮柵的分離柵平面型MOSFET器件有效
| 申請(qǐng)?zhí)枺?/td> | 202110403506.7 | 申請(qǐng)日: | 2021-04-15 |
| 公開(kāi)(公告)號(hào): | CN112802906B | 公開(kāi)(公告)日: | 2021-07-27 |
| 發(fā)明(設(shè)計(jì))人: | 涂俊杰;顧航;高巍;戴茂州 | 申請(qǐng)(專利權(quán))人: | 成都蓉矽半導(dǎo)體有限公司 |
| 主分類號(hào): | H01L29/788 | 分類號(hào): | H01L29/788;H01L29/423 |
| 代理公司: | 成都點(diǎn)睛專利代理事務(wù)所(普通合伙) 51232 | 代理人: | 敖歡 |
| 地址: | 610041 四川省成都市中國(guó)(四川)自由貿(mào)易*** | 國(guó)省代碼: | 四川;51 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 帶浮柵 分離 平面 mosfet 器件 | ||
本發(fā)明提供一種帶浮柵的分離柵平面型MOSFET器件,包括重?fù)诫s第一導(dǎo)電類型襯底、第一導(dǎo)電類型漂移區(qū)、第二導(dǎo)電類型半導(dǎo)體阱區(qū)、重?fù)诫s第一導(dǎo)電類型源區(qū)、重?fù)诫s第二導(dǎo)電類型歐姆接觸區(qū)、多晶硅柵電極、第一介質(zhì)層、多晶硅浮柵、第二介質(zhì)層、源極金屬、第三介質(zhì)層;本發(fā)明在常規(guī)分離柵平面型VDMOS的兩塊分離柵之間加入了一塊浮空柵,浮空柵的存在能夠降低分離柵尖角處介質(zhì)層內(nèi)電場(chǎng)強(qiáng)度,提高器件的可靠性,同時(shí)浮空柵還能起到浮空?qǐng)霭宓淖饔茫档突鶇^(qū)?漂移區(qū)PN結(jié)處的電場(chǎng)強(qiáng)度,增大器件擊穿電壓。相比于常規(guī)VDMOS來(lái)說(shuō),本發(fā)明中的器件結(jié)構(gòu)兼具較好的靜態(tài)特性和動(dòng)態(tài)特性。
技術(shù)領(lǐng)域
本發(fā)明屬于功率半導(dǎo)體器件技術(shù)領(lǐng)域,具體涉及到一種帶浮柵的分離柵平面型MOSFET器件。
背景技術(shù)
功率VDMOS,即垂直雙擴(kuò)散金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管,是一種電壓控制的縱向單極型半導(dǎo)體器件,具有導(dǎo)通電阻小,開(kāi)關(guān)速度快等優(yōu)點(diǎn)。常規(guī)的平面柵VDMOS結(jié)構(gòu)如圖1所示,該結(jié)構(gòu)的柵極與半導(dǎo)體區(qū)交疊面積大,造成了較大的Cgd。后來(lái)有學(xué)者提出將原本的一整塊柵電極分隔成兩塊分離柵能夠減小柵極與半導(dǎo)體區(qū)交疊面積,從而減小Cgd,該結(jié)構(gòu)如圖2所示。雖然分離柵VDMOS器件具有較小的Cgd和優(yōu)值(Rds,on*Qgd),但是在分離柵的尖角處由于曲率效應(yīng)會(huì)導(dǎo)致該處介質(zhì)層內(nèi)的電場(chǎng)增大,影響器件的可靠性。為了確保器件長(zhǎng)期安全穩(wěn)定工作,有必要做出改進(jìn)設(shè)計(jì)來(lái)降低分離柵尖角處介質(zhì)層的電場(chǎng)強(qiáng)度。
發(fā)明內(nèi)容
本發(fā)明針對(duì)上述問(wèn)題,提出了一種帶浮柵的分離柵平面型MOSFET器件,該結(jié)構(gòu)如圖3所示,在兩塊分離柵之間的介質(zhì)層中增加了一塊浮空柵。浮空柵的存在能夠降低分離柵尖角處介質(zhì)層內(nèi)電場(chǎng)強(qiáng)度,提高器件的可靠性,同時(shí)浮空柵還能起到浮空?qǐng)霭宓淖饔茫档突鶇^(qū)-漂移區(qū)PN結(jié)處的電場(chǎng)強(qiáng)度,增大器件擊穿電壓。
為實(shí)現(xiàn)上述發(fā)明目的,本發(fā)明技術(shù)方案如下:
一種帶浮柵的分離柵平面型MOSFET器件,包括重?fù)诫s第一導(dǎo)電類型襯底1,重?fù)诫s第一導(dǎo)電類型襯底1上方的第一導(dǎo)電類型漂移區(qū)2,第一導(dǎo)電類型漂移區(qū)2內(nèi)部左右兩側(cè)設(shè)有第二導(dǎo)電類型半導(dǎo)體阱區(qū)3,第二導(dǎo)電類型半導(dǎo)體阱區(qū)3內(nèi)頂部并排設(shè)置相接觸的重?fù)诫s第一導(dǎo)電類型源區(qū)5和重?fù)诫s第二導(dǎo)電類型歐姆接觸區(qū)4,且第二導(dǎo)電類型半導(dǎo)體阱區(qū)3頂部未被重?fù)诫s第一導(dǎo)電類型源區(qū)5和重?fù)诫s第二導(dǎo)電類型歐姆接觸區(qū)4覆蓋的地方形成溝道區(qū);溝道區(qū)的上方設(shè)有多晶硅柵電極6,所述多晶硅柵電極6的橫向長(zhǎng)度長(zhǎng)于溝道區(qū)的橫向長(zhǎng)度并且覆蓋整個(gè)溝道區(qū),多晶硅柵電極6與其下方半導(dǎo)體區(qū)由第一介質(zhì)層7隔開(kāi);多晶硅浮柵9位于兩個(gè)多晶硅柵電極6的正中間,其下方由第二介質(zhì)層8與半導(dǎo)體區(qū)隔開(kāi);多晶硅柵電極6、多晶硅浮柵9、源極金屬11三者之間由第三介質(zhì)層10隔開(kāi);源極金屬11覆蓋整個(gè)重?fù)诫s第二導(dǎo)電類型歐姆接觸區(qū)4以及部分重?fù)诫s第一導(dǎo)電類型源區(qū)5。
作為優(yōu)選方式,多晶硅浮柵9下方的第二介質(zhì)層8的厚度大于或等于多晶硅柵電極6下方的第一介質(zhì)層7的厚度。
作為優(yōu)選方式,第三介質(zhì)層10使用材料為二氧化硅或介電常數(shù)低于二氧化硅的低K介質(zhì)。
作為優(yōu)選方式,器件中的半導(dǎo)體材料為硅或碳化硅或砷化鎵或磷化銦或鍺硅。
作為優(yōu)選方式,多晶硅浮柵9形狀為矩形或單階梯形或多階梯形,單階梯形包括1個(gè)階梯,多階梯形包括2個(gè)以上的階梯。
作為優(yōu)選方式,多晶硅浮柵9數(shù)量為單個(gè)或多個(gè)。
作為優(yōu)選方式,其特征在于:第一導(dǎo)電類型為N型,第二導(dǎo)電類型為P型;或第一導(dǎo)電類型為P型,第二導(dǎo)電類型為N型。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于成都蓉矽半導(dǎo)體有限公司,未經(jīng)成都蓉矽半導(dǎo)體有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110403506.7/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 上一篇:數(shù)據(jù)壓縮方法、裝置、終端及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)
- 下一篇:動(dòng)態(tài)模型構(gòu)建及同步方法、系統(tǒng)及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L29-00 專門(mén)適用于整流、放大、振蕩或切換,并具有至少一個(gè)電位躍變勢(shì)壘或表面勢(shì)壘的半導(dǎo)體器件;具有至少一個(gè)電位躍變勢(shì)壘或表面勢(shì)壘,例如PN結(jié)耗盡層或載流子集結(jié)層的電容器或電阻器;半導(dǎo)體本體或其電極的零部件
H01L29-02 .按其半導(dǎo)體本體的特征區(qū)分的
H01L29-40 .按其電極特征區(qū)分的
H01L29-66 .按半導(dǎo)體器件的類型區(qū)分的
H01L29-68 ..只能通過(guò)對(duì)一個(gè)不通有待整流、放大或切換的電流的電極供給電流或施加電位方可進(jìn)行控制的
H01L29-82 ..通過(guò)施加于器件的磁場(chǎng)變化可控的





