[發(fā)明專利]像素電路及其驅動方法、顯示基板、顯示裝置

有效

• 申請?zhí)枺?/td>: 202110400615.3
• 申請日: 2021-04-14
• 公開（公告）號: CN113112955B
• 公開（公告）日: 2022-08-23
• 發(fā)明（設計）人: 曹席磊
• 申請（專利權）人: 京東方科技集團股份有限公司;成都京東方光電科技有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208;G09G3/3258;G09G3/32
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 吳俁;姜春咸

1.一種像素電路，其特征在于，包括：第一重置子電路、數據寫入及補償子電路、發(fā)光控制子電路和驅動晶體管，所述像素電路配置有第一控制信號線、第二控制信號線和發(fā)光控制信號線，所述第一控制信號線用于提供第一控制信號，所述第二控制信號線用于提供第二控制信號，所述發(fā)光控制信號線用于提供發(fā)光控制信號，所述第一控制信號與所述第二控制信號的波形相同且所述第二控制信號滯后于所述第一控制信號；

所述第一重置子電路，與第一重置電壓端、所述驅動晶體管的控制極和所述第一控制信號線耦接，配置為響應于處于第一電平狀態(tài)的所述第一控制信號的控制，將所述第一重置電壓端提供的第一重置電壓寫入至所述驅動晶體管的控制極；

所述數據寫入及補償子電路，與數據線、所述驅動晶體管的第一極、所述驅動晶體管的第二極、所述驅動晶體管的控制極、所述第二控制信號線和所述發(fā)光控制信號線耦接，配置為響應于處于第二電平狀態(tài)的所述第二控制信號的控制，將所述數據線提供的數據電壓寫入至所述驅動晶體管的第一極，以及響應于處于第二電平狀態(tài)的所述發(fā)光控制信號的控制，將數據補償電壓寫入至所述驅動晶體管的控制極，所述數據補償電壓等于所述數據電壓與所述驅動晶體管的閾值電壓之和；

所述發(fā)光控制子電路，與第一工作電壓端、所述驅動晶體管的第一極和所述發(fā)光控制信號線耦接，配置為響應于處于第一電平狀態(tài)的所述發(fā)光控制信號的控制，將所述第一工作電壓端提供的第一工作電壓寫入至所述驅動晶體管的第一極；

所述驅動晶體管的第二極與發(fā)光器件的第一端耦接，所述驅動晶體管配置為響應于所述數據補償電壓的控制，輸出相應的驅動電流；

還包括：

防誤發(fā)光子電路，設置于所述驅動晶體管的第二極與所述發(fā)光器件的第一端之間且與所述第二控制信號線耦接，配置為響應于處于第一電平狀態(tài)的所述第二控制信號的控制實現所述驅動晶體管的第二極與所述發(fā)光器件的第一端之間通路，以及響應于處于第二電平狀態(tài)的所述第二控制信號的控制實現所述驅動晶體管的第二極與所述發(fā)光器件的第一端之間斷路；

第二重置子電路，與第二重置電壓端、所述發(fā)光器件的第一端和發(fā)光控制信號線耦接，配置為響應于處于第二電平狀態(tài)的所述發(fā)光控制信號的控制，將所述第二重置電壓端提供的第二重置電壓寫入至所述發(fā)光器件的第一端；

所述第二重置子電路包括：第六晶體管；

所述第六晶體管的控制極與所述發(fā)光控制信號線耦接，所述第六晶體管的第一極與所述發(fā)光器件的第一端耦接，所述第六晶體管的第二極與所述第二重置電壓端耦接；

所述第一電平狀態(tài)為低電平狀態(tài)，所述第二電平狀態(tài)為高電平狀態(tài)；

所述第六晶體管為N型晶體管；

所述第二重置電壓大于或等于第一重置電壓。

2.根據權利要求1所述的像素電路，其特征在于，第一重置子電路包括第一晶體管，所述數據寫入及補償子電路包括第二晶體管和第三晶體管，所述發(fā)光控制子電路包括第四晶體管；

所述第一晶體管的控制極與所述第一控制信號線耦接，所述第一晶體管的第一極與所述驅動晶體管的控制極耦接，所述第一晶體管的第二極與所述第一重置電壓端耦接；

所述第二晶體管的控制極與所述發(fā)光控制信號線耦接，所述第二晶體管的第一極與所述驅動晶體管的控制極耦接，所述第一晶體管的第二極與所述驅動晶體管的第二極耦接；

所述第三晶體管的控制極與所述第二控制信號線耦接，所述第三晶體管的第一極與所述驅動晶體管的第一極耦接，所述第三晶體管的第二極與所述數據線耦接；

所述第四晶體管的控制極與所述發(fā)光控制信號線耦接，所述第四晶體管的第一極與所述第一工作電壓端耦接，所述第四晶體管的第二極與所述驅動晶體管的第一極耦接。

3.根據權利要求2所述的像素電路，其特征在于，所述第一晶體管為N型晶體管，所述第二晶體管為N型晶體管，所述第三晶體管為N型晶體管，所述第四晶體管為P型晶體管，所述驅動晶體管為P型晶體管。

4.根據權利要求1所述像素電路，其特征在于，還包括：存儲電容；

所述存儲電容的第一端與所述驅動晶體管的控制極耦接，所述存儲電容的第二端與第一工作電壓端耦接。