[發明專利]刷新頻率可變的顯示設備、其顯示方法及時鐘控制板

在審

• 申請號: 202110378787.5
• 申請日: 2021-04-08
• 公開（公告）號: CN113178157A
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 張偉偉;金一坤;陳泳權
• 申請（專利權）人: TCL華星光電技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 張曉薇

本發明提供一種刷新頻率可變的顯示設備及其顯示方法、時鐘控制板。顯示設備包括時鐘控制板以及顯示面板；所述顯示面板包括多個柵驅動芯片、多個源驅動芯片、多條掃描線、多條數據線以及多個陣列分布的像素，所述時鐘控制板用以控制所述柵驅動芯片提供掃描信號且控制所述源驅動芯片提供數據信號以分別驅動所述多個像素進行顯示，每一顯示幀后具有一個間隔時間，在所述間隔時間內，所述源驅動芯片提供的所述數據信號的電壓大于或等于所述顯示幀內，所述源驅動芯片提供的所述數據信號的電壓。本發明大大減小對應的第一晶體管漏電，縮小不同頻率切換的壓差，從而改善顯示器刷新時的顯示效果，使得顯示亮度均勻。

技術領域

本申請涉及顯示技術領域，尤其涉及一種刷新頻率可變的顯示設備、其顯示方法及時鐘控制板。

背景技術

當前市場終端多采用顯示器自適應刷新技術VRR(Variable Refresh Rate)，以提升顯示效果。黑畫面階段為在顯示過程中，相鄰的多幀掃描信號之間的間隔時間。在黑畫面階段(blank time)，影示器未提供灰階影像訊號且像素處于閉鎖狀態(此時，像素因其像素電容而維持原本的灰階亮度)以準備切換至下一幀的灰階影像訊號。當顯示器切換不同刷新頻率時，低刷新頻率的黑畫面階段(blank time)相對于高刷新頻率的黑畫面階段時間長，漏電時間長，像素電壓降低，出現亮度明顯下降。

圖1、圖2為現有顯示器刷新率可變技術在不同頻率下像素電路漏電的示意圖。圖1示意像素電路中的晶體管。晶體管的柵極連接掃描信號Scan，晶體管的漏極連接數據信號Data，晶體管的源極連接像素的驅動端Pixel。采用低頻率為48Hz、高頻率為120Hz為例。低刷新頻率的顯示階段時長均為3.2ms，黑畫面階段時長為17.6ms。高刷新頻率的顯示階段時長均為8ms，黑畫面階段時長為0.34ms。在黑畫面階段數據信號Data給的是黑畫面信號。該黑畫面信號的電壓一般小于像素驅動端Pixel的電壓。因此像素驅動端Pixel與數據信號Data之間產生壓差，通過晶體管的源極向漏極漏電。漏電方向在圖1中用箭頭表示。圖2中以時間t為橫軸，以電壓V為縱軸，展示了低刷新頻率48Hz相對于高刷新頻率120Hz因為低刷新頻率的黑畫面階段的時間長，導致漏電時間長，像素電壓降低為V_PL，明顯低于高刷新頻率120Hz的像素電壓V_PH，出現亮度明顯下降的情況。

目前業界的測試手段有兩種：其一為刷新頻率切換時檢查員目視主觀的判定畫面是否閃爍；其二為刷新頻率切換時客觀的亮度數據量測。VRR亮度衡量公式為：其中L_Fmax為高工作頻率時的畫面亮度，L_Fmin為最低工作頻率的畫面亮度,F_max為最高工作頻率，F_min為最低工作頻率。由于晶體管產品固有的漏電特性，刷新頻率切換時的畫面閃爍或亮度下降的改善較為困難。

發明內容

本發明的目的在于，提供一種刷新頻率可變的顯示設備、其顯示方法及時鐘控制板，以解決現有顯示器自適應刷新技術在切換至低刷新頻率時出現亮度下降或畫面閃爍的技術問題。

為實現上述目的，本發明提供一種刷新頻率可變的顯示設備，包括時鐘控制板以及顯示面板；所述顯示面板包括多個柵驅動芯片、多個源驅動芯片、多條掃描線、多條數據線以及多個陣列分布的像素，其中，所述時鐘控制板分別與所述多個柵驅動芯片及多個源驅動芯片電連接；每個所述柵驅動芯片通過一條所述掃描線電連接若干所述像素；每個所述源驅動芯片通過一條所述數據線電連接若干所述像素；每個所述像素包含像素驅動電路；每個所述像素驅動電路包含第一晶體管；所述第一晶體管的柵極與一條所述掃描線電連接；所述第一晶體管的漏極與一條所述數據線電連接；所述時鐘控制板用以控制所述柵驅動芯片提供掃描信號且控制所述源驅動芯片提供數據信號以分別驅動所述多個像素進行顯示，其中，所述顯示面板用以顯示多個顯示幀的影像訊號，每一所述顯示幀后具有一個間隔時間，在所述間隔時間內，所述源驅動芯片提供的所述數據信號的電壓大于或等于所述顯示幀內所述源驅動芯片提供的所述數據信號的電壓。