[發明專利]用于兩個中央處理器時間同步的方法和存儲介質

有效

• 申請號: 202110332265.1
• 申請日: 2021-03-29
• 公開（公告）號: CN113050752B
• 公開（公告）日: 2023-02-21
• 發明（設計）人: 王吉平;蓋猛;張鵬;宋波;張相田;郝玉福
• 申請（專利權）人: 中車青島四方車輛研究所有限公司
• 主分類號: G06F1/12
• 分類號: G06F1/12
• 代理公司: 青島清泰聯信知識產權代理有限公司 37256
• 代理人: 李紅巖

1.一種用于兩個中央處理器時間同步的方法，其特征在于，包括：

第一中央處理器和第二中央處理器通過輸入輸出端口進行同步，得到所述第一中央處理器輸入輸出同步消耗的第一時間和所述第二中央處理器輸入輸出同步消耗的第二時間；

所述第一中央處理器將所述第一時間通過數據通信通道傳輸至所述第二中央處理器；

所述第二中央處理器將所述第二時間通過數據通信通道傳輸至所述第一中央處理器；

比較所述第一時間與所述第二時間的大小：

若所述第一時間大于所述第二時間，對所述第一中央處理器的用于執行同步糾偏任務的任務時間進行糾偏；

若所述第二時間大于所述第一時間，對所述第二中央處理器的用于執行同步糾偏任務的任務時間進行糾偏。

2.根據權利要求1所述的方法，其特征在于，第一中央處理器和第二中央處理器通過輸入輸出端口進行同步，得到所述第一中央處理器輸入輸出同步消耗的第一時間和所述第二中央處理器輸入輸出同步消耗的第二時間的方法為：

系統上電后，所述第一中央處理器和所述第二中央處理器分別獲取第一系統時間；

所述第一中央處理器和所述第二中央處理器通過所述輸入輸出端口發送和接收預設值，發送和接收的所述預設值一致后，所述第一中央處理器和所述第二中央處理器分別獲取第二系統時間；

根據所述第一系統時間和所述第二系統時間，所述第一中央處理器得到所述第一時間，所述第二中央處理器得到所述第二時間。

3.根據權利要求2所述的方法，其特征在于，根據所述第二系統時間與所述第一系統時間的差值，所述第一中央處理器得到所述第一時間，所述第二中央處理器得到所述第二時間。

4.根據權利要求2所述的方法，其特征在于，所述發送和接收的所述預設值不一致，或者接收預設值的時間超過預設時長時，所述第一中央處理器或者所述第二中央處理器進行安全導向。

5.根據權利要求2所述的方法，其特征在于，所述第一中央處理器設置有第一輸入輸出端口與設置于所述第二中央處理器的第四輸入輸出端口連接，所述第一中央處理器設置有第二輸入輸出端口與設置于所述第二中央處理器的第三輸入輸出端口連接；

所述第一中央處理器通過所述第一輸入輸出端口發送第一預設值，所述第二中央處理器通過所述第三輸入輸出端口發送所述第一預設值；

所述第一中央處理器從所述第二輸入輸出端口獲取到所述第一預設值，所述第二中央處理器從所述第四輸入輸出端口獲取到所述第一預設值后，所述第一中央處理器通過所述第一輸入輸出端口發送第二預設值，所述第二中央處理器通過所述第三輸入輸出端口發送所述第二預設值；

所述第一中央處理器從所述第二輸入輸出端口獲取到所述第二預設值，所述第二中央處理器從所述第四輸入輸出端口獲取到所述第二預設值。

6.根據權利要求1所述的方法，其特征在于：

所述第一時間大于所述第二時間時，對所述第一中央處理器的用于執行同步糾偏任務的任務時間進行糾偏，包括：

獲取所述第一時間與所述第二時間的第一差值，所述第一差值在第一預設區間范圍內，所述第一中央處理器進行所述任務時間的同步；或，

所述第二時間大于所述第一時間時，對所述第二中央處理器的用于執行同步糾偏任務的任務時間進行糾偏，包括：

獲取所述第二時間與所述第一時間的第二差值，所述第二差值在第一預設區間范圍內，所述第二中央處理器進行所述任務時間的同步。

7.根據權利要求6所述的方法，其特征在于，所述任務時間的同步，包括：

獲取當前任務時間值；

第三差值小于所述任務時間值時，獲取當前任務時間值與所述第三差值的差值，得到第四差值，將所述任務時間值設置為所述第四差值，

所述第三差值大于等于所述任務時間值時，將所述任務時間值設置為0；

其中，所述第三差值包括，所述第一差值和所述第二差值。