[發明專利]自動化測試裝置及自動化測試方法

有效

• 申請號: 202110329650.0
• 申請日: 2021-03-29
• 公開（公告）號: CN113064054B
• 公開（公告）日: 2023-08-04
• 發明（設計）人: 李路;高偉
• 申請（專利權）人: 珠海微度芯創科技有限責任公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京華際知識產權代理有限公司 11676
• 代理人: 鄧大文

本發明公開了一種自動化測試裝置，包括扇出電路板、測試墊片、臺階式基座；扇出電路板底面設置有天線焊盤、扇出微帶線、基座針接觸點、高頻地；天線焊盤通過扇出微帶線連接至基座針接觸點，高頻地環繞在基座針接觸點周圍；測試墊片設置天線通孔，為高頻信號提供輻射路徑；臺階式基座包括的高層臺階基座中設置有高頻針；當機械手下壓時高頻針一端與基座針接觸點相接觸，另一端連接至自動化測試電路板。此外，本發明還公開了一種自動化測試方法。采用本發明的自動化測試裝置，通過增加少量低成本元件就可與傳統自動化測試系統兼容，解決了天線收發路徑遮擋問題且避免了天線損壞，能夠有效測試封裝天線性能，實現AiP封裝太赫茲芯片的低成本測試。

技術領域

本發明涉及芯片測試技術領域，特別涉及一種自動化測試裝置及自動化測試方法。

背景技術

現有技術中，由于太赫茲(100GHz～10THz)芯片具有極高的空間分辨率和時間分辨率，其在軍事雷達、電子對抗等技術領域得到了十分廣泛的應用。近年來，隨著互補金屬氧化物半導體(Complementary?Metal?Oxide?Semiconductor，簡稱CMOS)工藝的不斷發展進步，太赫茲芯片逐漸從III-V族化合物材料轉向通過CMOS工藝制造，從而大大降低了流片成本，使得太赫茲芯片在安檢成像、工業雷達等民用領域的規模化生產和應用成為可能。

然而，發明人經研究發現，現有技術中的太赫茲芯片通常在印刷電路板(PrintedCircuit?Board，簡稱PCB)上設計收發天線，高頻信號經過封裝路徑和PCB走線后其發射功率和噪聲系數等重要性能受到限制，特別是在相控陣等應用中，太赫茲芯片常常需要組成陣列，因此在PCB上需要設計實現大量收發天線，導致布局布線非常復雜，大大增加設計難度和制造成本。天線封裝(Antenna?in?Package，簡稱AiP)技術是目前能夠有效解決上述技術問題的一種方法：AiP技術將天線直接設置在芯片封裝正面，縮短了高頻信號路徑，直接提升了發射功率和噪聲系數等射頻性能；同時，簡化了PCB天線布線設計，節省了PCB的設計和制造成本。然而，AiP封裝形式的CMOS太赫茲芯片與現有技術中的芯片自動化測試系統并不兼容。

以基于球柵陣列(Ball?Grid?Array，簡稱BGA)封裝或柵格陣列(Land?GridArray，簡稱LGA)封裝的自動化測試系統為例，機械手下壓在芯片封裝正面，將芯片固定在基座(Socket)中，測試信號由芯片背面的錫球(Ball)經過基座上的高頻針與自動化測試電路板進行通信從而完成芯片測試；

在如圖1所示的BGA/LGA類型封裝的CMOS太赫茲芯片14中，高頻信號通過位于芯片14背面的錫球15傳輸至自動化測試電路板17；進行自動化測試時，機械手的下壓塊11及吸嘴12會緊貼芯片14正面，將芯片14固定在基座13中，高頻信號通過錫球15與基座13中基座針16的一端相接觸，基座針16的另一端連接至自動化測試電路板17上的接觸點，從而將高頻信號引導至自動化測試電路板17上做進一步處理及射頻性能測試。

在AiP封裝的CMOS太赫茲芯片中，太赫茲收發天線位于芯片封裝正面，如圖2所示的例子中，芯片正面一共包含左側4個接收天線21和右側4個發射天線22，而其余的電源、地及低頻信號錫球31均位于芯片背面，如圖3所示；AiP封裝形式雖然縮短了高頻信號路徑，簡化了陣列化應用場景下的PCB布局布線，但在現有的傳統自動化測試系統中，機械手的下壓塊41及吸嘴42遮擋了天線43的收發路徑(圖4中箭頭所示)，使得AiP封裝芯片的天線及射頻性能無法得到有效測試，同時機械手直接下壓還存在損壞天線的風險，如圖4所示；對于以上技術問題，定制專門適用于AiP封裝芯片的機械手設備雖然有可能解決，但是成本高且周期長，如此一來雖然CMOS工藝降低了制造成本，其測試環節卻又極大提升了成本，且測試成本在CMOS太赫茲芯片的總成本中占比極高，大大限制了其在低成本民用領域的應用。由此可見，由于AiP封裝芯片的自動化測試是CMOS太赫茲芯片規模化生產和應用的必要步驟，在保證測試覆蓋性的同時降低自動化測試成本已成為CMOS太赫茲芯片領域的重要研究課題。

發明內容