[發(fā)明專利]半導體封裝的測試裝置

有效

• 申請?zhí)枺?/td>: 202110314779.4
• 申請日: 2021-03-24
• 公開（公告）號: CN113078079B
• 公開（公告）日: 2023-09-22
• 發(fā)明（設計）人: 吳昌洙;金寶炫
• 申請（專利權）人: TSE有限公司
• 主分類號: H01L21/67
• 分類號: H01L21/67;H01L21/683;H01L21/66
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 金鮮英;張敬強

本發(fā)明的半導體封裝的測試裝置，涉及一種用于測試層疊封裝類型(POP)的半導體封裝的半導體封裝的測試裝置，其包括：下部測試座，安裝在提供測試信號的測試器板，并具有多個測試座探針，該測試座探針與下部封裝的下部端子聯(lián)接而將下部封裝與測試器板電連接；推送器，結合上部封裝，并具有以接近下部測試座側或遠離下部測試座的方式移動的推送器主體；及上部測試座，具有：絕緣墊和多個導電部，其中，絕緣墊，由非彈性絕緣材料構成，并與推送器主體結合；多個導電部，在絕緣墊支撐，并在彈性絕緣物質內包含多個導電粒子，以使一端與上部封裝的上部封裝端子接觸，另一端與下部封裝的上部端子聯(lián)接。

技術領域

本發(fā)明涉及半導體封裝的測試器，更具體地涉及一種半導體封裝的測試裝置，用于檢查以上下層疊下部封裝和上部封裝的層疊封裝(POP)類型的半導體封裝的正常運行與否。

背景技術

半導體封裝由微細電路高密度集成而形成，并在制造工藝中經過各個電路的正常與否的測試工藝。測試工藝是一種測試半導體封裝是否正常運轉而甄選合格產品和不合格產品的工藝。

在半導體封裝的測試中，利用電連接半導體封裝的端子和施加測試信號的測試器的測試裝置。測試裝置根據作為測試對象的半導體封裝的種類而具有各種結構。

近來，增加使用部件尺寸最小化并能夠快速傳輸信號的層疊封裝(POP)類型的半導體封裝，持續(xù)保持用于測試該半導體封裝的測試裝置的需求度。

層疊封裝方式為按次序在一個封裝上堆積執(zhí)行其它功能的封裝的方式進行。對于使用于智能手機或平板電腦的半導體封裝的情況，為了以垂直擴張實現(xiàn)三維封裝，而形成層疊無線電接入點(AP)、基帶芯片和存儲器的層疊封裝形式。層疊封裝方式使連接配線的長度最小化，而將二維排列時發(fā)生的信號延遲及最小化阻抗失配等損失最小化，在空間上運用垂直方向，而使單位面積的貼裝面積極大化，從而，實現(xiàn)大容量、超小型部件。

并且，層疊封裝方式因層疊完成測試的封裝，從而，能夠提高收益率，例如，對于通過一個封裝制造邏輯元件和存儲元件的情況，在更換兩個中的一個時，需整體修正測試程序和測試板，由此，存在花費大量時間和費用的問題。而層疊封裝方式在分別測試邏輯元件封裝和存儲器封裝之后，在層疊封裝而發(fā)生變動時，僅更換相應封裝的測試工具，極大減少時間和費用。

用于測試層疊封裝形式的半導體封裝的現(xiàn)有的測試裝置包括：下部測試座及上部測試座，包括用于傳輸電信號的測試探針；推送器主體，與上部測試座結合。下部測試座設置在測試器板，以與下部封裝電連接，上部封裝安裝在上部測試座的上部，以與上部測試座電連接。

但現(xiàn)有的測試裝置因上部封裝和下部封裝之間的信號傳輸路徑的長度長，在發(fā)送高速信號時，容易發(fā)生信號歪曲。因此，存在無法進行高速運行的半導體封裝的精密檢查。

并且，對于現(xiàn)有的測試裝置在上部測試座形成多個孔，以用于設置電連接上部封裝和下部封裝的測試探針，由此，向推送器提供真空壓而接入半導體封裝的情況，容易發(fā)生接入錯誤。

現(xiàn)有技術文獻

【專利文獻】

(專利文獻0001)公開專利公報第2016-0118796號(2016.10.12.)

發(fā)明內容

發(fā)明要解決的技術問題

本發(fā)明是為了解決如上所述的問題而研發(fā)，其目的在于提供一種半導體封裝的測試裝置，能夠精密測試進行高速運行的層疊封裝形式的半導體封裝。

并且，本發(fā)明的目的在于提供一種半導體封裝的測試裝置，防止在接入半導體封裝時發(fā)生接入錯誤。

而且，本發(fā)明的目的在于提供一種半導體封裝的測試裝置，延長半導體封裝和測試座的壽命。

用于解決問題的技術方案