[發明專利]多芯片貼裝結構及其制備方法

有效

• 申請號: 202110304969.8
• 申請日: 2021-03-23
• 公開（公告）號: CN112701071B
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 馮光建;顧毛毛;黃雷;郭西;高群
• 申請（專利權）人: 浙江集邁科微電子有限公司
• 主分類號: H01L21/67
• 分類號: H01L21/67;H01L21/56
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本發明提供一種多芯片貼裝結構及制備方法，制備包括：在基板上貼裝多個芯片，在芯片上制備填充輔助層以形成腔體，對應所述腔體具有氣體進口和氣體出口，在氣體進口涂底填膠材料，在氣體出口處施加負壓，基于空氣壓力使底填膠材料流入芯片底部形成底部填充膠。對于多個芯片模組的封裝結構，本發明在待封裝芯片與基板之間構建腔體，在氣體進口涂底填膠材料，在氣體出口施加負壓，使底部填膠在氣壓作用下被壓入芯片底部，能夠減小多芯片結構底填膠的填充難度，有利于解決填充氣泡的問題。還可解決多芯片小間距的結構中，填膠頭難以放置、填膠工藝復雜及對前續步驟結構影響大的問題。本發明工藝簡單，還可解決多個芯片集成難時以按需進行填充的問題。

技術領域

本發明屬于半導體技術領域，特別是涉及一種貼裝芯片結構及貼裝芯片結構制備方法。

背景技術

芯片的底部貼裝技術是現在芯片跟終端互聯的主要方式，為了防止芯片跟基板之間的應力差異較大導致焊接焊球斷裂，往往需要在芯片跟基板之間做底部膠填充處理。

但是，隨著技術發展，芯片數量變多、尺寸變大，并且，現在的模組表面貼裝的芯片數量較多。目前，現有技術中很難根據多個芯片中實際需要的芯片進行底部填充，而不需要的芯片不進行填充。另外，底部填充膠要完全占據芯片底部的空間已經非常困難，如果有大量氣泡嵌在芯片底部的填充膠里，在后續的熱工藝和可靠性實驗中，氣泡可能會沖破芯片導致模組損壞。此外，對于多芯片封裝結構中的底部膠的填充，如果完全貼完所有芯片后再做底部填膠，芯片跟芯片之間的間距往往不能下填膠的針頭；如果貼完一個就做一次填膠動作，則會出現工藝流程較長，首個芯片的底填膠固化溫度較長，可靠性變差的問題。

因此，如何提供一種多芯片貼裝結構及其制備方法以解決現有技術的上述問題實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種貼裝芯片結構及貼裝芯片結構的制備方法，用于解決現有技術中難以在多芯片結構底部形成有效底部填充、多個芯片集成的封裝結構填膠難度大、工藝復雜以及步驟之間影響大以及難以有效實現按需填充等問題。

為實現上述目的及其他相關目的，本發明提供一種貼裝芯片結構的制備方法，所述制備方法包括如下步驟：

提供基板；

將待封裝芯片組件貼裝在所述基板上，所述待封裝芯片組件包括至少兩個待封裝芯片，且相鄰所述待封裝芯片之間具有間距；

在所述待封裝芯片組件上制備填充輔助層，所述填充輔助層連接各所述待封裝芯片；

在所述待封裝芯片組件外圍涂底填膠材料，以使得至少所述填充輔助層、所述底填膠材料及所述基板形成腔體，且對應所述腔體具有氣體進口和氣體出口；

在所述氣體出口處施加負壓，且所述底填膠材料位于所述氣體進口，以基于空氣壓力使所述底填膠材料流入所述待封裝芯片組件底部，形成底部填充膠；

去除所述填充輔助層，得到所述貼裝芯片結構。

可選地，在所述待封裝芯片組件外圍涂底填膠材料的方式包括：在所述待封裝芯片組件四周涂所述底填膠材料，所述填充輔助層、所述底填膠材料及所述基板形成所述腔體，其中，所述待封裝芯片組件外圍的所述填充輔助層與所述基板之間的空間作為所述氣體進口，所述氣體出口設置在所述填充輔助層上。

可選地，在所述待封裝芯片組件外圍涂底填膠材料的方式包括：在所述基板上制作隔離層，所述隔離層位于所述待封裝芯片組件的外圍，所述隔離層上設置有所述氣體進口；其中，在所述氣體進口處涂所述底填膠材料，且所述制備方法還包括在所述底部填充膠形成后去除所述隔離層的步驟。

可選地，所述氣體出口的設置方式選自設置在所述隔離層中及設置在所述填充輔助層中的任意一種。

可選地，所述隔離層的材料包括環氧樹脂膠、熱固性膠體、熱敏性膠體及光刻膠中的至少一種。