[發明專利]半導體器件及其形成方法

有效

• 申請號: 202110299699.6
• 申請日: 2021-03-22
• 公開（公告）號: CN112803912B
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 項少華;羅傳鵬;王沖;蔡敏豪;單偉中;王大甲
• 申請（專利權）人: 中芯集成電路制造（紹興）有限公司
• 主分類號: H03H3/02
• 分類號: H03H3/02;H03H9/02;H03H9/17
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種半導體器件及其形成方法。通過優先制備金屬環，以使壓電層覆蓋金屬環，從而使金屬環不會從壓電層的表面暴露出，進而在制備質量負載層時避免了對金屬環造成損傷，并能夠有效改善質量負載層的工藝限制，以及還有利于實現質量負載層和上電極層的先后順序的靈活調整，提高了器件的制造效率。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體器件及其形成方法。

背景技術

將由具備逆壓電效應的壓電材料制成的諧振結構應用于半導體器件中，通常可進一步構成晶體振蕩器和濾波器（例如，體聲波濾波器）。其中，半導體器件的諧振結構一般包括上下電極以及夾持在上下電極之間的壓電層，而目前為了制備出不同頻率的諧振結構，則通常還會設置質量負載層，并通過調整質量負載層的厚度以進一步實現諧振結構的頻率調整。此外，為了提升器件的Q值，可選的方法是在諧振結構的周圍附加一金屬環。

在實際應用的半導體器件中，通常是部分諧振結構中設置有質量負載層而部分諧振結構中未設置有質量負載層，或者不同諧振結構中的質量負載層的厚度不同。此時，在制備如此結構的半導體器件時，即存在制備難度大、制備工藝受到限制的問題，例如難以直接采用刻蝕工藝在個別諧振區域中形成質量負載層。

發明內容

本發明的目的在于提供一種半導體器件的形成方法，以解決現有的形成方法的制備難度大，工藝不靈活的問題。

為解決上述技術問題，本發明提供一種半導體器件的形成方法，包括：提供一襯底，所述襯底上具有至少一個諧振區域；在所述襯底的各個諧振區域中均形成下電極層和金屬環，所述金屬環環繞在所述諧振區域的邊緣并位于所述下電極層的區域范圍內；在所述襯底上形成壓電層，所述壓電層覆蓋所述下電極層和所述金屬環；以及，在所述壓電層上形成上電極層和質量負載層，其中各個諧振區域中均形成有所述上電極層，而至少一個諧振區域中形成有所述質量負載層。

可選的，形成所述下電極層和所述金屬環的方法包括：優先在所述諧振區域的邊緣形成金屬環；之后，形成下電極層，并使所述下電極層覆蓋所述金屬環。

可選的，形成所述上電極層和所述質量負載層的方法包括：利用刻蝕工藝或剝離工藝形成質量負載層在所述至少一個諧振區域中；以及，形成上電極層在各個諧振區域中，所述上電極層覆蓋所述質量負載層。

可選的，所述質量負載層的厚度小于等于1000埃，則利用刻蝕工藝或剝離工藝形成所述質量負載層；或者，所述質量負載層的厚度大于1000埃，則利用刻蝕工藝形成所述質量負載層。

可選的，形成所述上電極層和所述質量負載層的方法包括：形成上電極材料層在所述壓電層上；利用剝離工藝形成質量負載層在所述至少一個諧振區域中，所述質量負載層形成在所述上電極材料層上；以及，對所述上電極材料層執行刻蝕工藝，以形成所述上電極層在各個諧振區域中。

可選的，所述質量負載層的厚度小于1000埃。

可選的，當所述質量負載層的厚度小于等于1000埃，則利用刻蝕工藝或剝離工藝形成所述質量負載層在所述上電極層的下方，或者利用剝離工藝形成所述質量負載層在所述上電極層的上方；以及，當所述質量負載層的厚度大于1000埃，則利用刻蝕工藝形成所述質量負載層在所述上電極層的下方。

可選的，所述襯底上具有第一諧振區域和第二諧振區域，所述第一諧振區域和所述第二諧振區域中均形成有所述質量負載層，并且所述第一諧振區域中的質量負載層的厚度大于所述第二諧振區域中的質量負載層的厚度。

可選的，形成所述上電極層和所述質量負載層的方法包括：利用刻蝕工藝形成質量負載層在所述第一諧振區域中；形成上電極材料層，所述上電極材料層覆蓋所述第一諧振區域中的質量負載層和暴露出的壓電層；利用剝離工藝形成質量負載層在所述第二諧振區域中，并且所述第二諧振區域中質量負載層形成在所述上電極材料層；以及，對所述上電極材料層執行刻蝕工藝，以形成上電極層在各個諧振區域中。