[發(fā)明專利]兩量子比特邏輯門的處理方法及裝置

在審

• 申請?zhí)枺?/td>: 202110296493.8
• 申請日: 2018-09-17
• 公開（公告）號: CN113033811A
• 公開（公告）日: 2021-06-25
• 發(fā)明（設(shè)計）人: 竇猛漢;張嵩昊
• 申請（專利權(quán)）人: 合肥本源量子計算科技有限責(zé)任公司
• 主分類號: G06N10/00
• 分類號: G06N10/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明提供了一種兩量子比特邏輯門的處理方法及裝置，其中，該方法包括：根據(jù)待處理兩量子比特邏輯門包含的特征操作矩陣和兩個特征操作比特構(gòu)建成由第一邏輯門和單量子比特邏輯門組成的線路；其中，所述第一邏輯門為CNOT門；將所述線路中的所述第一邏輯門替換成量子芯片指令集中所支持的等價的邏輯門。通過本發(fā)明，解決了相關(guān)技術(shù)中只有分解單量子比特門的方案的問題，填補了相關(guān)技術(shù)的空白。

本專利申請是2018年09月17日提交的、發(fā)明名稱為“兩量子比特邏輯門的處理方法及裝置”、申請?zhí)枮镃N201811082315X的中國專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明涉及量子力學(xué)領(lǐng)域，具體而言，涉及一種兩量子比特邏輯門的處理方法及裝置。

背景技術(shù)

量子芯片的指令集是量子芯片或量子比特所支持的量子操作的集合。其中包含量子芯片所支持的兩量子比特邏輯門的集合，以及量子比特之間的連接圖，圖1是相關(guān)技術(shù)中抽象的4量子比特的連接圖，如圖1所示，頂點代表量子比特，連線代表兩量子比特邏輯門的集合，只有兩兩連接的量子比特可做兩比特的操作。

兩量子比特邏輯門是一種在兩個量子比特上完成的操作。它通過一個4*4的酉變換矩陣U表示。這個矩陣需要滿足滿足條件后其中的參數(shù)可取任意值。

在實際的量子編程中，對兩兩相鄰的量子比特實施的兩量子比特邏輯門是參數(shù)化的4*4酉矩陣，其中包括2個量子比特的標號。這意味著，一方面，該兩比特邏輯門有可能不屬于該量子比特所支持的兩量子比特邏輯門類型；另一方面，有可能受到芯片結(jié)構(gòu)限制，參數(shù)化的邏輯門不能夠被兩個量子比特適配而形成兩比特門。因此，需要對任意的兩量子邏輯門進行轉(zhuǎn)化，轉(zhuǎn)化為該芯片所支持的。

對于不同的量子芯片，支持的兩量子比特邏輯門集合可能不同，而且，芯片上比特之間的連接關(guān)系也有可能不同。比如，有的芯片采用了環(huán)形的設(shè)計，如圖1所示，芯片里的量子比特，兩兩連接。有的芯片則采用有向圖的形式，一個量子比特可能同時與2個或2個以上的量子比特有連接。所以，量子比特之間的連接關(guān)系因芯片的差異有所不同，支持的邏輯門集合也因此有差異。相關(guān)技術(shù)中只有分解單量子比特門的方案，如美國專利(US20150186587)，沒有分解兩量子比特門的方案。

針對相關(guān)技術(shù)中的上述問題，目前尚未存在有效的解決方案。

發(fā)明內(nèi)容

本發(fā)明實施例提供了一種兩量子比特邏輯門的處理方法及裝置，以至少解決相關(guān)技術(shù)中只有分解單量子比特門的方案的問題。

根據(jù)本發(fā)明的一個實施例，提供了一種兩量子比特邏輯門的處理方法，包括：根據(jù)待處理兩量子比特邏輯門包含的特征操作矩陣和兩個特征操作比特構(gòu)建成由第一邏輯門和單量子比特邏輯門組成的線路；其中，第一邏輯門為CNOT門；將所述線路中的所述第一邏輯門替換成量子芯片指令集中所支持的等價的邏輯門。

根據(jù)本發(fā)明的另一個方面，提供了一種兩量子比特邏輯門的處理裝置，包括：第一處理模塊，用于根據(jù)待處理兩量子比特邏輯門包含的特征操作矩陣和兩個特征操作比特構(gòu)建成由第一邏輯門和單量子比特邏輯門組成的線路；其中，第一邏輯門為CNOT門；第二處理模塊，用于將所述線路中的所述第一邏輯門替換成量子芯片指令集中所支持的等價的邏輯門。

根據(jù)本發(fā)明的又一個實施例，還提供了一種存儲介質(zhì)，所述存儲介質(zhì)中存儲有計算機程序，其中，所述計算機程序被設(shè)置為運行時執(zhí)行上述量子比特邏輯門的處理方法實施例中的步驟。

根據(jù)本發(fā)明的又一個實施例，還提供了一種電子裝置，包括存儲器和處理器，所述存儲器中存儲有計算機程序，所述處理器被設(shè)置為運行所述計算機程序以執(zhí)行上述量子比特邏輯門的處理方法實施例中的步驟。