[發(fā)明專利]多業(yè)務(wù)板間觸發(fā)信號同步系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202110289107.2
• 申請日: 2021-03-18
• 公開（公告）號: CN113033134B
• 公開（公告）日: 2021-10-22
• 發(fā)明（設(shè)計）人: 鄔剛;陳永
• 申請（專利權(quán)）人: 杭州加速科技有限公司
• 主分類號: G06F30/347
• 分類號: G06F30/347;G06F30/333;G06F13/42;G06F1/12
• 代理公司: 深圳智趣知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44486
• 代理人: 李興生

1.一種多業(yè)務(wù)板間觸發(fā)信號同步系統(tǒng)，其特征在于，包括：

背板和若干個業(yè)務(wù)板；

所述背板上設(shè)置有可編程邏輯器件，所述可編程邏輯器件與所述業(yè)務(wù)板通信連接，用于與所述業(yè)務(wù)板進(jìn)行觸發(fā)信號的接收、處理、分發(fā)；

所述可編程邏輯器件內(nèi)部設(shè)置有若干個電路模塊組，所述電路模塊組用于與所述業(yè)務(wù)板一一對應(yīng)并進(jìn)行通信連接；

每個所述電路模塊組包括觸發(fā)選擇電路模塊和邏輯或電路模塊，其中：

觸發(fā)選擇電路模塊，與對應(yīng)所述業(yè)務(wù)板信號連接，用于接收所述業(yè)務(wù)板發(fā)出的觸發(fā)信號，并將所述觸發(fā)信號扇出至相應(yīng)選擇的所述邏輯或電路模塊；

邏輯或電路模塊，與所述業(yè)務(wù)板信號連接，用于接收所有所述觸發(fā)信號，并進(jìn)行邏輯或處理，將處理后的觸發(fā)信號發(fā)送至相應(yīng)的所述業(yè)務(wù)板；

每一所述觸發(fā)選擇電路模塊與所有所述邏輯或電路模塊通信連接，實現(xiàn)所述觸發(fā)信號可一個或多個或全部的選擇性扇出。

2.根據(jù)權(quán)利要求1所述的多業(yè)務(wù)板間觸發(fā)信號同步系統(tǒng)，其特征在于：

所述可編程邏輯器件具體為CPLD或FPGA。

3.根據(jù)權(quán)利要求1所述的多業(yè)務(wù)板間觸發(fā)信號同步系統(tǒng)，其特征在于：所述通信連接包括：

差分傳輸連接線路，用于傳輸差分觸發(fā)同步信號；

通訊協(xié)議連接線路，用于傳輸與所述業(yè)務(wù)板相對應(yīng)的所述觸發(fā)選擇電路模塊的配置信號。

4.根據(jù)權(quán)利要求3所述的多業(yè)務(wù)板間觸發(fā)信號同步系統(tǒng)，其特征在于：所述差分傳輸連接線路包括：

發(fā)送信號連接線路，用于將所述業(yè)務(wù)板發(fā)送的信號傳輸至所述觸發(fā)選擇電路模塊進(jìn)行扇出；

接收信號連接線路，用于將所述邏輯或電路模塊產(chǎn)生的觸發(fā)信號發(fā)送至所述業(yè)務(wù)板。

5.根據(jù)權(quán)利要求3所述的多業(yè)務(wù)板間觸發(fā)信號同步系統(tǒng)，其特征在于：

所述通訊協(xié)議連接線路為UART協(xié)議連接線路、IIC協(xié)議連接線路或SPI協(xié)議連接線路。

6.根據(jù)權(quán)利要求1所述的多業(yè)務(wù)板間觸發(fā)信號同步系統(tǒng)，其特征在于：

所述業(yè)務(wù)板為半導(dǎo)體測試板、圓晶測試板或封裝測試板。