[發明專利]基于SV和UVM實現AHB VIP的方法、電子裝置及存儲介質

在審

• 申請號: 202110288992.2
• 申請日: 2021-03-18
• 公開（公告）號: CN113204929A
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 肖云飛
• 申請（專利權）人: 珠海泰為電子有限公司
• 主分類號: G06F30/3312
• 分類號: G06F30/3312;G06F30/33
• 代理公司: 廣東朗乾律師事務所 44291
• 代理人: 閆有幸

本發明公開一種基于SV和UVM實現AHB VIP的方法、電子裝置及存儲介質，使用SV和UVM實現VIP內核以減少跨語言編譯障礙，不加密以減少仿真障礙，最終實現在一次“編譯?仿真”過程中就可定位故障點，可模擬主機、從機及多重選擇器，并可前后門訪問。

〖技術領域〗

本發明屬于半導體集成電路技術領域，具體涉及一種使用SystemVerilog和UVM實現AHB VIP的方法及相應的電子裝置及存儲介質。

〖背景技術〗

目前AHB(Advanced High-Performance Bus)總線接口協議已經在SOC(片上系統)、MCU(微控制器)、DSP(數字信號處理器)等芯片的設計領域廣泛使用。AHB總線接口協議是一種高性能可綜合的片內總線協議，該協議是AMBA(Advanced Microcontroller BusArchitecture)4.0/5.0協議的重要的組成部分，能滿足高性能和復雜芯片系統的數據傳輸與寄存器配置的需求。

芯片驗證是芯片研發的重要環節之一，由于AHB總線在現代芯片中的廣泛使用，所以非常多的驗證場景都要面向AHB總線協議收發數據。此時，能夠在行為級抽象簡化且在信號級精確模擬AHB協議收發數據信息的裝置就叫AHB VIP(Verification IntellectualProperty)。

針對AHB總線接口驗證收發數據，早期就有基于各種語言(如E語言、C/C++等)和驗證方法學(如V M M、O V M等)的VIP，有的甚至直接采用Verilog模塊，但都有其固有的缺點。隨著SV(SystemVerilog)和通用驗證方法學(UVM，Universal VerificationMethodology)的發展和廣泛使用，各大EDA廠商都推出了基于SVUVM的AHB VIP。

各大EDA廠商通過其商業模式推廣其AHB VIP，并得到了廣泛應用。但是工具廠商的AHB VIP對用戶只開放一些類的成員(members)和方法(methods)的簡要介紹，其內部核心的實現通常是基于C語言并且加密的，用戶只能使用其提供的回調(callback)函數對VIP的行為和狀態做一些配置和調試。當遇到復雜問題需要調試時，用戶無法在一次“編譯仿真”過程中在輔助工具里精準定位故障點，通常需要多次迭代“修改增減回調函數編譯仿真查看打印信息或波形”的過程才能定位到故障點。

EDA廠商提供的AHB VIP通常是直接將各UVM組件如Sequence和Component的成員、方法以及各傳輸階段(通常是周期級)的底層回調函數開放給用戶。這不僅要求用戶對AHB協議非常熟悉，還要求用戶對VIP(Verification Intellectual Property)的架構以及VIP的回調函數對應的傳輸階段非常熟悉，不僅給用戶帶來了很高的學習曲線，也使減低了調試效率。

此外，可能是由于使用C語言作為VIP的內核的原因，某些芯片EDA工具廠商提供的AHB VIP無法很好的實現用戶定義的時序相關約束的解約束。這一點在其用戶手冊中也明確注明其在某些無法解約束(約束不一定沖突)的情況時會忽略某些用戶設定的時序約束，并且按照最寬松的約束條件去解約束，且不會在仿真記錄文件(log)中提示。并且，由于內核加密的原因，用戶無法知道其內部解約束的順序，兩大缺陷使得用戶在測試一些極端時序時，需要嘗試多次調試，嚴重降低了驗證效率。

〖發明內容〗

本發明目的是提供一種基于SV和UVM實現AHB VIP的方法、電子裝置及存儲介質，可模擬主機、從機及多重選擇器，并可前后門訪問。本發明由以下技術方案實現：

一種基于SV和UVM實現AHB VIP的方法，其特征在于，包括：