[發明專利]芯片測試裝置、系統及芯片測試的方法

在審

• 申請號: 202110275945.4
• 申請日: 2021-03-15
• 公開（公告）號: CN113203936A
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 梁小江;連光;靳凱凱;蒲莉娟
• 申請（專利權）人: 江西創成微電子有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 深圳市君之泉知識產權代理有限公司 44366
• 代理人: 石孟華

本發明提供了一種芯片測試裝置、系統及芯片測試的方法，該芯片測試裝置包括測試底座和測試電路；測試底座上設置有用于固定待測封裝芯片的凹槽，且凹槽的邊緣包括多階梯結構，多階梯結構使凹槽可固定不同尺寸的待測封裝芯片，多階梯結構的多個不同高度的階梯臺面上各設有一組導電觸點；每一組導電觸點包括第一導電觸點和第二導電觸點，第一導電觸點和第二導電觸點分別與測試電路電連接，測試電路用于通過第一導電觸點向待測封裝芯片發送測試輸入信號，以及通過第二導電觸點獲取待測封裝芯片的測試輸出信號，并根據測試輸出信號判斷待測封裝芯片是否異常。本發明提供的芯片測試裝置可以兼容不同尺寸的封裝芯片的測試。

技術領域

本發明涉及芯片技術領域，尤其涉及一種芯片測試裝置、系統及芯片測試的方法。

背景技術

目前集成電路芯片行業發展迅猛，芯片產量也日益增加，在集成電路芯片生產過程中，芯片的測試是非常重要的步驟，在芯片封裝完成后，通常需要經過FT(Final Test，最終測試)測試，以保證芯片出廠質量，然而目前的芯片測試裝置的通用性較差，不同尺寸的封裝芯片需要采用不同的芯片測試裝置。

發明內容

基于上述現狀，本發明的主要目的在于提供一種芯片測試裝置、系統及芯片測試的方法，可以兼容不同尺寸的封裝芯片的測試。

為實現上述目的，本發明的技術方案提供了一種芯片測試裝置，包括測試底座和測試電路；

所述測試底座上設置有用于固定待測封裝芯片的凹槽，且所述凹槽的邊緣包括多階梯結構，所述多階梯結構使所述凹槽可固定不同尺寸的待測封裝芯片，所述多階梯結構的多個不同高度的階梯臺面上各設有一組導電觸點，不同組的導電觸點用于與不同尺寸的待測封裝芯片的管腳電接觸；

每一組導電觸點包括第一導電觸點和第二導電觸點，所述第一導電觸點和所述第二導電觸點分別與所述測試電路電連接，所述測試電路用于通過所述第一導電觸點向待測封裝芯片發送測試輸入信號，以及通過所述第二導電觸點獲取待測封裝芯片的測試輸出信號，并根據所述測試輸出信號判斷待測封裝芯片是否異常。

進一步地，所述芯片測試裝置還包括圖像采集設備和機械臂，所述圖像采集設備和所述機械臂分別與所述測試電路連接；

所述圖像采集設備用于對所述測試底座進行圖像采集；

所述測試電路還用于在所述圖像采集設備采集的圖像中識別待測封裝芯片上的定位圖案，并根據識別的定位圖案判斷所述測試底座上待測封裝芯片的放置位置是否偏移，以及若判斷待測封裝芯片的放置位置偏移，則控制所述機械臂調整所述待測封裝芯片的放置位置。

進一步地，所述測試電路包括一主控芯片和設置在所述主控芯片外部的一存儲器；

所述存儲器用于從外部設備獲取并存儲測試程序和測試用例文件；

所述主控芯片連接所述存儲器和第一導電觸點，所述主控芯片用于從所述存儲器讀取測試程序和測試用例文件，并通過第一導電觸點將測試程序和測試用例文件發送至待測封裝芯片；

所述主控芯片還用于根據待測封裝芯片在第二導電觸點輸出的測試輸出信號判斷待測封裝芯片是否異常。

進一步地，所述主控芯片的一內部存儲器包括第一分區和第二分區，所述第一分區用于存儲和運行芯片測試控制程序，所述第二分區用于存儲所述芯片測試控制程序的升級文件，所述芯片測試控制程序用于實現對待測封裝芯片的測試控制；

所述主控芯片被配置有：在所述主控芯片上電時讀取所述內部存儲器的一地址標志，若讀取到升級標志，則將所述第二分區的升級文件搬運到所述第一分區。

進一步地，所述芯片測試裝置還包括與所述主控芯片相連的報警模塊，所述主控芯片還用于若判斷待測封裝芯片異常，則控制所述報警模塊執行報警操作。