[發明專利]半導體存儲器的驗證錯誤位量化電路和方法

有效

• 申請號: 202110275767.5
• 申請日: 2021-03-15
• 公開（公告）號: CN112951309B
• 公開（公告）日: 2021-11-19
• 發明（設計）人: 曹毅
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C29/04
• 分類號: G11C29/04;G11C16/30
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 杜娟;駱希聰

1.一種半導體存儲器的驗證錯誤位量化電路，其特征在于，包括：

模式選擇單元，其被配置為從至少兩個大小不同的驗證標準中選擇一個作為所述驗證錯誤位量化電路的驗證標準信號；

與模式選擇單元耦接的最高位量化單元，其被配置為比較所述驗證標準信號和驗證錯誤位信號并生成第一比較結果，根據所述第一比較結果輸出第一使能信號，所述第一使能信號用于控制最低位量化單元的開啟或關斷；

最低位量化單元，其被配置為，在所述最低位量化單元被控制為開啟的情況下，比較所述驗證錯誤位信號和第一基準信號生成第二比較結果，根據所述第二比較結果輸出第二使能信號，所述第二使能信號用于控制中間位量化單元的開啟或關斷；以及

中間位量化單元，其被配置為，在所述中間位量化單元被控制為開啟的情況下，比較所述驗證錯誤位信號和第二基準信號生成第三比較結果，其中，所述第二基準信號大于所述第一基準信號，并且所述第二基準信號小于等于所述驗證標準信號。

2.如權利要求1所述的驗證錯誤位量化電路，其特征在于，還包括與所述中間位量化單元相鄰地布置的中間較高位量化單元；所述中間位量化單元還配置為根據所述第三比較結果輸出第三使能信號，所述第三使能信號用于控制所述中間較高位量化單元的開啟或關斷；

所述中間較高位量化單元被配置為，在所述中間較高位量化單元被控制為開啟的情況下，比較所述驗證錯誤位信號和第三基準信號生成第四比較結果，其中，所述第三基準信號大于所述第二基準信號，并且所述第三基準信號小于等于所述驗證標準信號。

3.如權利要求1所述的驗證錯誤位量化電路，其特征在于，當所述驗證錯誤位信號小于所述驗證標準信號時，所述第一使能信號使所述最低位量化單元開啟。

4.如權利要求1所述的驗證錯誤位量化電路，其特征在于，當所述驗證錯誤位信號大于所述第一基準信號時，所述第二使能信號使所述中間位量化單元開啟。

5.如權利要求1所述的驗證錯誤位量化電路，其特征在于，當在所述中間位量化單元被控制為開啟的情況下，所述最低位量化單元關斷。

6.如權利要求2所述的驗證錯誤位量化電路，其特征在于，當所述驗證錯誤位信號大于所述第二基準信號時，所述第三使能信號使所述中間較高位量化單元開啟。

7.如權利要求2所述的驗證錯誤位量化電路，其特征在于，在所述中間較高位量化單元被控制為開啟的情況下，所述中間位量化單元關斷。

8.如權利要求1所述的驗證錯誤位量化電路，其特征在于，所述最高位量化單元還根據所述第一比較結果輸出第四使能信號，所述最低位量化單元還包括第一或門，所述第一或門的輸入端連接所述第四使能信號和所述第二使能信號，所述第一或門的輸出為所述第二比較結果。

9.如權利要求2所述的驗證錯誤位量化電路，其特征在于，所述最高位量化單元還根據所述第一比較結果輸出第四使能信號，所述中間位量化單元還包括第二或門，所述第二或門的輸入端連接所述第四使能信號和所述第三使能信號，所述第二或門的輸出為所述第三比較結果。

10.如權利要求1所述的驗證錯誤位量化電路，其特征在于，還包括碼制轉換單元，其被配置為將溫度計編碼轉換成二進制碼；其中，所述碼制轉換單元的輸入從高位到低位依次為所述第一比較結果、所述第三比較結果和所述第二比較結果。

11.如權利要求10所述的驗證錯誤位量化電路，其特征在于，還包括累加器，其被配置為累加從所述碼制轉換單元獲得的多個二進制碼。

12.一種半導體存儲器，其包括：

存儲陣列；

外圍電路，其與所述存儲陣列耦接，并且用于控制所述存儲陣列的存儲操作；

其中，所述外圍電路包括如權利要求1-11任一項所述的驗證錯誤位量化電路。