[發明專利]校準電路和包括其的傳送器

在審

• 申請號: 202110256626.9
• 申請日: 2021-03-09
• 公開（公告）號: CN113971967A
• 公開（公告）日: 2022-01-25
• 發明（設計）人: 李相潤;尹在光;金秀桓
• 申請（專利權）人: 愛思開海力士有限公司;首爾大學校產學協力團
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;郭放

本申請涉及校準電路和包括其的傳送器。一種校準電路包括：振蕩器，被配置成根據控制電壓生成振蕩信號；計數器，被配置成根據振蕩信號生成計數值；以及控制電路，被配置成根據計數值控制共同耦接到輸出節點的上拉驅動器和下拉驅動器，其中控制電路將通過提供參考電壓作為單位控制時段的控制電壓的計數器的參考計數值與通過提供輸出節點的輸出電壓作為單位控制時段的控制電壓的計數器的計數值進行比較，并且控制調整上拉驅動器的導通阻抗的上拉控制信號和調整下拉驅動器的導通阻抗的下拉控制信號。

相關申請的交叉引用

本申請要求于2020年7月24日提交的韓國專利申請第10-2020-0092086號的優先權，其整體內容通過引用合并于此。

技術領域

各實施方式涉及校準電路和包括該校準電路的傳送器，更具體地，涉及包括振蕩器的校準電路和包括該校準電路的傳送器。

背景技術

在校準操作期間傳送器的輸出阻抗被調整為等于特性阻抗(characteristicimpedance)。

圖1示出了傳統的傳送器10。

傳統的傳送器10包括共同耦接到輸出節點No的上拉驅動器1和下拉驅動器2。

輸出節點No耦接到傳送信號的通道。

在圖1中，除上拉驅動器1和下拉驅動器2之外的其他元件可以包括在校準電路中。

校準電路調整上拉驅動器1的上拉阻抗和下拉驅動器2的下拉阻抗以等于通道的特性阻抗。

參照圖1，校準電路包括復制上拉驅動器3，其配置與上拉驅動器1的配置基本上相同。

復制上拉驅動器3通過復制輸出節點Nr耦接到參考電阻器RZ，并且參考電阻器RZ的阻抗被設定為等于特性阻抗。

根據上拉控制信號PU控制上拉驅動器1和復制上拉驅動器3的導通阻抗，并且根據下拉控制信號PD控制下拉驅動器2的導通阻抗。

用于根據控制信號控制驅動器的導通阻抗的技術是本領域技術人員公知的。因此，此處省略其詳細的描述。

第一計數器21根據第一比較信號CMP1增加或減少上拉控制信號PU，并且第二計數器22根據第二比較信號CMP2增加或減少下拉控制信號PD。

第一比較器31比較參考電壓VREF和復制輸出電壓VZQ，并且根據比較結果輸出具有高或低電平的第一比較信號CMP1。

此時，參考電壓生成器40輸出具有電源電壓的1/2電平的參考電壓VREF。

上拉驅動器1和復制上拉驅動器3的上拉阻抗應等于特性阻抗，并且在該情況下，復制輸出電壓VZQ優選地等于電源電壓的1/2電平。

第二比較器32比較參考電壓VREF和輸出電壓VZQN，并且根據比較結果輸出具有高或低電平的第二比較信號CMP2。

當針對上拉驅動器1的校準結束之后，上拉驅動器1的輸出阻抗變為等于特性阻抗。

下拉驅動器2的下拉阻抗應等于特性阻抗，在該情況下，輸出電壓VZQN應具有電源電壓的1/2電平。

第一比較器31和第二比較器32與第一時鐘信號CLK1同步地輸出它們的比較結果，并且第一計數器21和第二計數器22與第二時鐘信號CLK2同步地更新上拉控制信號PU和下拉控制信號PD，第二時鐘信號CLK2的相位不同于第一時鐘信號CLK1。第一計數器21和第二計數器22響應于復位控制信號RESET而被復位。

如上所述，傳統的校準電路使用第一比較器31和第二比較器32執行校準操作。由于第一比較器31和第二比較器32中固有的偏移或不匹配，上拉控制信號PU和下拉控制信號PD不可以收斂到最優值。

發明內容