[發明專利]一種小芯片間、芯片間、小芯片與芯片間的數據傳輸方法

在審

• 申請號: 202110249118.8
• 申請日: 2021-03-08
• 公開（公告）號: CN112631989A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 李坤儐;李致賢
• 申請（專利權）人: 南京藍洋智能科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F13/42
• 代理公司: 南京鑫智達知識產權代理事務所(普通合伙) 32440
• 代理人: 王秀榮

本發明公開了一種小芯片間、芯片間、小芯片與芯片間的數據傳輸方法，在包含多個小芯片的系統中進行數據傳輸，其中第一個小芯片可以通過多個數據傳輸界面分別傳送到另外的多個小芯片；根據目標小芯片的信息，選擇所述多個數據傳輸界面中的具體界面，將數據信息傳送到目標小芯片。本發明的架構設計可以達到性能上靈活的可擴充性，提供準確、且降低數據傳遞的延遲的數據傳輸方法。

技術領域

本發明公開了一種小芯片間、芯片間、小芯片與芯片間的數據傳輸方法，涉及芯片設計技術領域。

背景技術

目前市場采用的芯片設計技術主要是單一封裝內只有單一晶元（die），例如NVIDIA前一代構架Pascal與目前最新構架圖靈（Turing），其晶體管數（Transistor Count）從12個十億，增長到18.6個十億之多，增長了55%。而其晶元面積則是從471mm^2增長到了754mm^2，增長了60%，這比例還沒有計算上先進制程微縮的效果。這表示有部分設計無法因為制程微縮帶來優勢，卻要為這部分設計采用較昂貴的制程。另一方面由于單一晶元面積如此巨大，晶元制作過程中只要有一顆原子缺陷、或者出現一絲雜質，就會影響產品的良率。為了避免整個晶元因此而報廢，勢必要在晶元增加備份設計以及修復電路，這些都將造成晶元有效使用率大幅下降。

傳統的采用并行網絡的拓撲結構（Parallel Networks Topologies）設計的晶元、芯片如圖1所示，常見的有：鏈式、環式、網格式等等。

為了有效使用先進制程工藝帶來的優點，采用單一芯片封裝內搭載數個小芯片的構架，讓每個小芯片能被控制在比較好的良率，進而簡化備份設計以及修復電路的設計復雜度以及對應的硅面積代價。另一方面，對于無法在先進制程工藝，例如12納米、7納米制程，微縮帶上得到優勢的設計，例如模擬電路，則集中放在主流制程工藝，例如28納米、22納米制程，的小芯片上，以提升小芯片的性價比。而將界面類的功能放在這一類的小芯片上，也提升了芯片的靈活性。此外，針對不同的目標市場，還可以通過封裝不同數目的小芯片達到性能上的可擴充性。

而在單一芯片封裝內搭載數個小芯片的構架，其中最重要的技術之一是數個小芯片間的數據傳輸技術。

發明內容

本發明所要解決的技術問題是：針對現有技術的缺陷，提供一種小芯片間、芯片間、小芯片與芯片間的數據傳輸方法,在單一芯片封裝內搭載數個小芯片的架構，并可進一步擴展到海量芯片數目而達到性能上靈活的可擴充性（scalability）之下，提供準確、且降低數據傳遞的延遲的數據傳輸方法。

本發明為解決上述技術問題采用以下技術方案：

一種小芯片間、芯片間、小芯片與芯片間的數據傳輸方法，在包含多個小芯片的系統中進行數據傳輸，其中第一個小芯片可以通過多個數據傳輸界面分別傳送到另外的多個小芯片；根據目標小芯片的信息，選擇所述多個數據傳輸界面中的具體界面，將數據信息傳送到目標小芯片。

所述方法還包括，根據目前數據所在的小芯片本身的信息，選擇所述多個數據傳輸界面中的具體界面，將數據信息傳送到目標小芯片。

作為進一步優選方案，所述多個數據傳輸界面里，至少包含兩種不同種類的數據傳輸界面，包括一種數據傳輸界面是PCIe

作為進一步優選方案，所述數據信息的傳送方式包括，目標小芯片的信息是藉由目標小芯片ID取得；目前數據所在小芯片本身的信息是藉由目前數據所在小芯片本身的ID取得。

作為進一步優選方案，所述數據信息的傳送方式還包括，依據芯片ID信息選擇所述多個數據傳輸界面中的具體界面，根據至少目標小芯片所在的芯片ID以及目前數據所在小芯片本身所在的芯片ID來決定。

作為進一步優選方案，所述數據信息的傳送方式還包括，依據芯片組ID信息選擇所述多個數據傳輸界面中的具體界面，根據至少目標小芯片所在的芯片組ID以及目前數據所在小芯片本身所在的芯片組ID來決定。