[發明專利]一種動態可重構的RAM讀寫方式

在審

• 申請號: 202110228889.9
• 申請日: 2021-03-02
• 公開（公告）號: CN112802513A
• 公開（公告）日: 2021-05-14
• 發明（設計）人: 朱珂;王李偉;陶常勇;汪欣;王元磊;王盼;王永勝;李曉穎;劉長江;李文強
• 申請（專利權）人: 井芯微電子技術（天津）有限公司
• 主分類號: G11C7/22
• 分類號: G11C7/22
• 代理公司: 成都其高專利代理事務所(特殊普通合伙) 51244
• 代理人: 廖曾

本發明公開了一種動態可重構的RAM讀寫方式，在原始的順序讀寫RAM的基礎上，增加按奇偶元素分別存儲兩塊RAM的讀寫方式、按上下三角元素分別存儲兩塊RAM的讀寫方式、按奇偶行分別存儲兩塊RAM的讀寫方式以及按行順序存儲到RAM的讀寫方式。通過寄存器設置能夠實現RAM讀寫方式的改變，從而在硬件電路層面實現RAM讀寫方式的可重構。

技術領域

本發明涉及RAM讀寫方式技術領域，尤其涉及一種動態可重構的RAM讀寫方式。

背景技術

隨機存取存儲器(random access memory，RAM)又稱作隨機存儲器，是與CPU直接交換數據的內部存儲器，也叫主存(內存)。它可以隨時讀寫，而且速度很快，通常作為操作系統或其他正在運行中的程序的臨時數據存儲媒介。存儲單元的內容可按需隨意取出或存入，且存取的速度與存儲單元的位置無關的存儲器。在FPGA和ASIC的開發上，通常都會涉及到RAM的使用，如數據的暫存與緩存、FIFO的搭建等。通常對RAM的讀寫方式為單個RAM的順序讀寫，其使用方式比較單一，使得某些數據存儲方案在硬件電路上難以實現。

發明內容

針對現有技術不足，本發明的目的在于提供一種動態可重構的RAM讀寫方式，解決背景技術中的問題。

本發明提供如下技術方案：

一種動態可重構的RAM讀寫方式，在原始的順序讀寫RAM的基礎上，增加按奇偶元素分別存儲兩塊RAM的讀寫方式、按上下三角元素分別存儲兩塊RAM的讀寫方式、按奇偶行分別存儲兩塊RAM的讀寫方式以及按行順序存儲到RAM的讀寫方式。

優選的，在所述按行順序存儲到RAM模式中，一個矩陣按行存儲完整的存入一塊RAM中，此時矩陣與RAM的地址映射關系按照公式：Addr = base_addr + i*J + j，進行，式中I、J為數據矩陣的行列數量，i、 j分別為矩陣中數據的行列標號。

優選的，在所述奇偶元素分別存儲兩塊RAM模式中，一個矩陣相鄰元素以奇偶方式存儲到兩塊RAM中時，矩陣與RAM的地址映射關系按照公式：

當i+j為偶數時，ram1.addr = base_addr + (i/2)*(J/2) + j/2；

當i+j為奇數時，ram2.addr = base_addr + (i/2)*(J/2) + j/2，進行，式中I、J為數據矩陣的行列數量，i、 j分別為矩陣中數據的行列標號。

優選的，在所述上下三角分別存儲模式中，一個矩陣以兩個三角陣存儲到兩塊RAM中時，矩陣與RAM的地址映射關系按照如下公式進行：

當ij時， ram1.addr = base_addr + （J+J-i-1）*（i-1）/2 + j-I；

當ij時， ram2.addr = base_addr + （J+J-j-1）*（j-1）/2 + i-I，式中I、J為數據矩陣的行列數量，i、 j分別為矩陣中數據的行列標號。

優選的，在所述按奇偶行分別存儲兩塊RAM模式中，矩陣與RAM地址的映射關系按照以下公式進行：

當i/2的余數為0時，ram1.addr = base_addr + J*i/2 + j；

當i/2的余數為1時，ram2.addr = base_addr + J*i/2 + j，式中I、J為數據矩陣的行列數量，i、 j分別為矩陣中數據的行列標號。

與現有技術相比，本發明具有以下有益效果：

（1）本發明在于一種動態可重構的RAM讀寫方式，利用本發明提供的方法構建了RAM陣列、RAM讀寫方式配置寄存器以及RAM讀寫通路。RAM陣列主要提供了數據存儲的空間，通過RAM讀寫方式配置寄存器的配置能夠實現RAM讀寫方式的改變，最后將以上方案統一在RAM讀寫通路中，從而實現對RAM陣列的靈活讀寫操作。