[發明專利]深溝槽電容器、半導體結構及其形成方法

在審

• 申請號: 202110228698.2
• 申請日: 2021-03-02
• 公開（公告）號: CN114121903A
• 公開（公告）日: 2022-03-01
• 發明（設計）人: 劉銘棋;張宇行;劉世昌
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L23/538;H01L27/108;H01L21/768;H01L21/8242
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

提供一種深溝槽電容器、半導體結構及其形成方法。所述方法包括在襯底中形成深溝槽，并且在深溝槽中以及在深溝槽之上形成層堆疊，所述層堆疊包括與至少兩個節點介電層交錯的至少三個金屬電極板。在層堆疊之上形成接觸級介電材料層，且形成穿過接觸級介電材料層的接觸通孔空腔。通過通過執行至少兩次包括刻蝕掩模形成工藝及刻蝕工藝的處理步驟的組合而選擇性地增加接觸通孔空腔的相應的子集的深度來區分接觸通孔空腔的深度。可在接觸通孔空腔中的每一者內形成介電接觸通孔襯墊與板接觸通孔結構的組合。可通過相應的介電接觸通孔襯墊將延伸穿過任何金屬電極板的板接觸通孔結構與此種金屬電極板電隔離。

技術領域

本發明實施例涉及一種深溝槽電容器、半導體結構及其形成方法。

背景技術

在半導體芯片中采用電容器，以用于許多應用(例如電力供應穩定)。電容器往往會占用大量的裝置面積，且因此，可以小的裝置占用面積(footprint)提供高電容的電容器是期望的。

發明內容

本發明實施例提供一種深溝槽電容器，其包括：至少一個深溝槽，從襯底的頂表面向下延伸；以及層堆疊，包括與至少兩個節點介電層交錯的至少三個金屬電極板，其中：層堆疊內的每一層包括位于至少一個深溝槽中的每一者內部的相應的垂直延伸部分及位于襯底的頂表面上方的相應的水平延伸部分；主電極總成，包括選自至少三個金屬電極板中的至少兩個主金屬電極板；互補電極總成，包括選自至少三個金屬電極板中的至少一個互補金屬電極板；且層堆疊內的每一層具有包含在垂直平面內的相應的側壁，垂直平面包括層堆疊的外周邊的區段。

本發明實施例提供一種半導體結構，其包括位于襯底上的至少一個深溝槽電容器，其中至少一個深溝槽電容器中的每一者包括：深溝槽，從襯底的頂表面向下延伸；層堆疊，包括與至少兩個節點介電層交錯的至少三個金屬電極板；以及板接觸通孔結構，接觸至少三個金屬電極板中的相應一者的頂表面，其中：層堆疊內的每一層包括位于深溝槽內部的相應的垂直延伸部分及位于襯底的頂表面上方的相應的水平延伸部分；板接觸通孔結構與至少三個金屬電極板之間的每一界面位于水平平面內，水平平面包括至少三個金屬電極板中的相應一者的頂表面；且其中板接觸通孔結構中的每一者被具有均勻的側向厚度的相應的介電接觸通孔襯墊在側向上環繞。

本發明實施例提供一種形成半導體結構的方法，其包括：形成垂直地延伸到襯底中的至少一個深溝槽；在至少一個深溝槽中及至少一個深溝槽之上形成層堆疊，層堆疊包括與至少兩個節點介電層交錯的至少三個金屬電極板；在層堆疊之上形成接觸級介電材料層；形成穿過接觸級介電材料層的接觸通孔空腔，使得接觸通孔空腔中的每一者具有位于層堆疊內的最頂層上方的底表面；通過執行至少兩次包括刻蝕掩模形成工藝及刻蝕工藝的處理步驟的組合，選擇性地增加接觸通孔空腔的相應的子集的深度；以及在接觸通孔空腔中的每一者內形成介電接觸通孔襯墊與板接觸通孔結構的組合。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為使論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1是根據本公開實施例的在襯底中形成深溝槽之后的示例性結構的垂直剖視圖。

圖2是根據本公開實施例的在形成包括與至少兩個節點介電層交錯的至少三個金屬電極板的層堆疊之后的示例性結構的垂直剖視圖。

圖3是根據本公開實施例的在將層堆疊圖案化以形成層堆疊的水平延伸部分的垂直側壁之后的示例性結構的垂直剖視圖。

圖4是根據本公開實施例的在形成接觸級介電層(contact-level dielectriclayer)之后的示例性結構的垂直剖視圖。

圖5是根據本公開實施例的在形成接觸通孔空腔(contact via cavity)之后的示例性結構的垂直剖視圖。