[發明專利]一種精確獲得PCB走線上下層介電常數差異的仿真方法

在審

• 申請號: 202110228658.8
• 申請日: 2021-03-02
• 公開（公告）號: CN113033140A
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 黃剛;吳均
• 申請（專利權）人: 深圳市一博科技股份有限公司
• 主分類號: G06F30/394
• 分類號: G06F30/394;G06F30/398;H05K3/00
• 代理公司: 深圳市遠航專利商標事務所(普通合伙) 44276
• 代理人: 田志遠;袁浩華

本發明公開了一種精確獲得PCB走線上下層介電常數差異的仿真方法，第一步獲得電路板內半固化片壓合后的遠端信號串擾特性，第二步獲得電路板內半固化片壓合前的遠端信號串擾特性，第三步將半固化片壓合前的介電常數在仿真軟件中進行仿真，并獲得半固化片壓合后的介電常數，最終獲得真實的PCB走線上下層的介電常數差異值。通過本發明的仿真方法，精確得到半固化片壓合后的介電常數，PCB走線設計時，能夠選擇與芯板介電常數更接近的半固化片，減小半固化片和芯板之間的介電常數差異，從而優化PCB走線設計。

技術領域

本發明涉及電路板設計技術領域，尤其涉及一種精確獲得PCB走線上下層介電常數差異的仿真方法。

背景技術

印制電路板（Printed Circuit Board，PCB板）又稱印刷電路板、印刷線路板，是電子產品物理支撐以及信號傳輸的重要組成部分，多層板由很多個不同的芯板（簡稱core）和半固化片（簡稱PP片）壓合而成。

由于芯板是在壓合之前已經固化的結構，因此它的介電常數相對比較固定，但是半固化片在壓合前是沒固化，在壓合過程中高溫融化才會慢慢固化，因此壓合前后半固化片的介電常數會有不小的差異。PCB設計在內層進行走線的時候，由于理論上上下層的介電常數是相同的，因此同方向的走線是不存在遠端信號串擾的，但是實際上由于我們選用不同型號的芯板和半固化片，因此走線上下層介電常數還是會存在差異，就會導致遠端信號串擾的產生。

因此，如何獲得半固化片壓合后的介電常數，進而利用走線上下層的介電常數差異優化PCB走線設計，上述問題有待解決。

發明內容

為了克服現有的技術的不足，本發明提供一種精確獲得PCB走線上下層介電常數差異的仿真方法。

本發明技術方案如下所述：

一種精確獲得PCB走線上下層介電常數差異的仿真方法，其特征在于，包括以下步驟：

步驟1：獲得電路板內與PCB走線鄰近的半固化片壓合后的遠端信號串擾特性；

步驟2：獲得電路板內與PCB走線鄰近的半固化片壓合前的遠端信號串擾特性；

步驟3：在仿真軟件中設置半固化片介電常數掃描范圍，對半固化片壓合前的介電常數按照設定值逐步掃描，直至仿真遠端信號串擾結果與實際遠端信號串擾測試結果擬合上，停止掃描，確定該值為半固化片壓合后的介電常數；

步驟4：獲得真實的PCB走線上下層的介電常數差異值，依據該差異值進行PCB走線設計。

根據上述方案的本發明，其特征在于，在步驟1中，利用頻譜分析儀對已有電路板的疊層及走線數據進行測試，得到電路板內與PCB走線鄰近的半固化片壓合后的遠端信號串擾特性。

根據上述方案的本發明，其特征在于，在步驟2中，在仿真軟件中建立疊層模型和走線模型，在疊層模型中輸入電路板的疊層參數，在走線模型中輸入走線層的走線參數，然后進行仿真測試，得到電路板內與PCB走線鄰近的半固化片壓合前的遠端信號串擾特性。

根據上述方案的本發明，其特征在于，仿真軟件為ADS仿真軟件。

根據上述方案的本發明，其特征在于，在步驟2中，輸入的疊層參數包含與PCB走線鄰近的半固化片介電常數、與PCB走線鄰近的芯板介電常數、走線層距離上參考層的高度及走線層距離下參考層的高度。

根據上述方案的本發明，其特征在于，在步驟2中，輸入的走線參數包含走線的寬度、走線的中心間距及走線的長度。

根據上述方案的本發明，其特征在于，在進行步驟2之前，還包括查表獲得半固化片壓合前的介電常數和芯板的介電常數的步驟。