[發明專利]一種精確獲得PCB走線上下層介電常數差異的仿真方法

在審

• 申請號: 202110228658.8
• 申請日: 2021-03-02
• 公開（公告）號: CN113033140A
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 黃剛;吳均
• 申請（專利權）人: 深圳市一博科技股份有限公司
• 主分類號: G06F30/394
• 分類號: G06F30/394;G06F30/398;H05K3/00
• 代理公司: 深圳市遠航專利商標事務所(普通合伙) 44276
• 代理人: 田志遠;袁浩華

1.一種精確獲得PCB走線上下層介電常數差異的仿真方法，其特征在于，包括以下步驟：

步驟1：獲得電路板內與PCB走線鄰近的半固化片壓合后的遠端信號串擾特性；

步驟2：獲得電路板內與PCB走線鄰近的半固化片壓合前的遠端信號串擾特性；

步驟3：在仿真軟件中設置半固化片介電常數掃描范圍，對半固化片壓合前的介電常數按照設定值逐步掃描，進行仿真測試，直至仿真遠端信號串擾結果與實際遠端信號串擾測試結果擬合上，停止掃描，確定該值為半固化片壓合后的介電常數；

步驟4：獲得真實的PCB走線上下層的介電常數差異值，依據該差異值進行PCB走線設計。

2.根據權利要求1所述的精確獲得PCB走線上下層介電常數差異的仿真方法，其特征在于，在步驟1中，利用頻譜分析儀對已有電路板的疊層及走線數據進行測試，得到電路板內與PCB走線鄰近的半固化片壓合后的遠端信號串擾特性。

3.根據權利要求1所述的精確獲得PCB走線上下層介電常數差異的仿真方法，其特征在于，在步驟2中，在仿真軟件中建立疊層模型和走線模型，在疊層模型中輸入電路板的疊層參數，在走線模型中輸入走線層的走線參數，然后進行仿真測試，得到電路板內與PCB走線鄰近的半固化片壓合前的遠端信號串擾特性。

4.根據權利要求3所述的精確獲得PCB走線上下層介電常數差異的仿真方法，其特征在于，仿真軟件為ADS仿真軟件。

5.根據權利要求3所述的精確獲得PCB走線上下層介電常數差異的仿真方法，其特征在于，在步驟2中，輸入的疊層參數包含與PCB走線鄰近的半固化片介電常數、與PCB走線鄰近的芯板介電常數、走線層距離上參考層的高度及走線層距離下參考層的高度。

6.根據權利要求3所述的精確獲得PCB走線上下層介電常數差異的仿真方法，其特征在于，在步驟2中，輸入的走線參數包含走線的寬度、走線的中心間距及走線的長度。

7.根據權利要求1所述的精確獲得PCB走線上下層介電常數差異的仿真方法，其特征在于，在進行步驟2之前，還包括查表獲得半固化片壓合前的介電常數和芯板的介電常數的步驟。