[發明專利]一種設計約束檢查方法及裝置

在審

• 申請號: 202110222347.0
• 申請日: 2021-02-28
• 公開（公告）號: CN113111481A
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 羅彬
• 申請（專利權）人: 新華三半導體技術有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20;G06F111/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

本申請提供了一種設計約束檢查方法及裝置，所述方法，包括：在芯片設計完成后，獲取所述芯片的約束數據庫，所述約束數據庫包括每個設計約束的約束信息和約束條件；根據每個設計約束的約束信息和約束條件，生成該設計約束的約束檢查函數；在所述芯片需要進行檢查時，調用每個約束檢查函數對所述芯片進行檢查，以檢查所述芯片是否滿足所述芯片對應的設計約束。由此實現了芯片的設計約束檢查，而且避免因芯片的SDK軟件設計的遺漏而導致的設計約束的遺漏。

技術領域

本申請涉及集成電路技術領域，尤其涉及一種設計約束檢查方法及裝置。

背景技術

芯片設計實現中，各模塊之間、模塊內部都會因設計限制而產生很多設計約束，比如設計要求兩個關聯資源有一定的大小、比例關系；而如果未按照這些設計約束進行芯片配置，將可能導致芯片在應用時出現問題，如工作異常等，而且一旦出現問題，不僅影響業務的正常工作而且很難排查。為了避免此類問題的出現，必須在SDK軟件中實現此類設計約束的檢查；而芯片設計中，此類設計約束眾多，目前一般依賴人力來同步、檢查并實現設計約束檢查，必然產生紕漏，從而給芯片應用帶來隱患。

當前普遍的芯片開發流程中，普遍都是基于芯片前端設計進行芯片功能設計，設計中的設計約束，通過硬件設計文檔(如DDD文件或者說明文件)進行記錄，軟件開發人員通過閱讀硬件設計文檔進行SDK軟件設計和開發，對其中的設計約束進行相應的軟件處理。

設計約束從芯片前端設計傳遞給軟件SDK設計時，沒有整體的歸納，這些設計約束是否能夠完備的在芯片SDK軟件中完成相應處理，保障芯片的正常運行，完全取決于軟件開發人員的個人技術能力，以及芯片前端設計與軟件設計之間的配合，而不同的軟件開發人員的個人技術能力參差不齊，根本無法避免設計約束遺漏，從而給芯片應用帶來隱患。

因此，如何實現芯片的設計約束的檢查，避免因芯片的SDK軟件設計的遺漏而導致的設計約束的遺漏是值得考慮的技術問題之一。

發明內容

有鑒于此，本申請提供一種設計約束檢查方法及裝置，用以實現芯片的設計約束的檢查，避免因芯片的SDK軟件設計的遺漏而導致的設計約束的遺漏。

具體地，本申請是通過如下技術方案實現的：

根據本申請的第一方面，提供一種設計約束檢查方法，包括：

在芯片設計完成后，獲取所述芯片的約束數據庫，所述約束數據庫包括每個設計約束的約束信息和約束條件；

根據每個設計約束的約束信息和約束條件，生成該設計約束的約束檢查函數；

在所述芯片需要進行檢查時，調用每個約束檢查函數對所述芯片進行檢查，以檢查所述芯片是否滿足所述芯片對應的設計約束。

可選地，按照下述方法確認所述芯片需要進行檢查：

若所述芯片啟動完成或所述芯片的配置發生變更時，確認所述芯片需要進行約束檢查。

可選地，在根據每個設計約束的約束條件，生成該設計約束的約束檢查函數之后，還包括：

生成約束檢查函數的入口地址；

則，所述調用每個約束檢查函數對所述芯片進行檢查，包括：

根據所述入口地址，調用每個約束檢查函數對所述芯片進行檢查。

可選地，每個設計約束的約束信息包括寄存器的元素，該設計約束的約束條件包括寄存器的元素之間的約束關系；

則，調用每個約束檢查函數對所述芯片進行檢查，以檢查所述芯片是否滿足所述芯片對應的設計約束，包括：

針對每個設計約束，按照該設計約束的約束信息從所述芯片中獲取對應的元素；