[發明專利]模數轉換器電路

在審

• 申請號: 202110205513.6
• 申請日: 2021-02-24
• 公開（公告）號: CN113315520A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 馬丁金紐亞;艾力克蘇寧
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03M1/46
• 分類號: H03M1/46
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

一種用于模擬輸入信號的模數轉換的裝置和方法。在一些實施例中，模數轉換器電路可包括：第一逐次逼近寄存器電路，包括快速逐次逼近寄存器電路和殘余數模轉換器電路；以及殘余放大器電路，耦合到殘余數模轉換器電路，包括配置成放大由殘余數模轉換器電路產生的殘余信號的放大器電路，其中放大器電路包括死區控制電路和第一反相器級、第二反相器級以及第三反相器級，其中使第三反相器級偏置以在子閾值區中操作。

技術領域

在本發明的實施例中闡述的技術大體來說涉及模數轉換器，且更具體來說，涉及模數轉換器電路。

背景技術

模數轉換器(analog-to-digital converter，ADC)為將模擬信號轉換為數字數據的電路元件。舉例來說，數字數據可包含一定數目的不同數字代碼，且數字代碼中的每一者可對應于模擬信號的唯一電壓電平或電流電平。模數轉換器(ADC)具有各種架構，例如快閃模數轉換器(flash analog-to-digital converter，快閃ADC)、流水線模數轉換器(pipeline analog-to-digital converter，流水線ADC)以及逐次逼近寄存器模數轉換器(successive approximation register analog-to-digital converter，SAR ADC)，所有這些模數轉換器具有其相應的應用領域。舉例來說，就每秒取樣數而言，快閃ADC通常最快，但具有最高的實施成本。SAR ADC具有低得多的實施成本，然而，其比快閃ADC慢得多。此外，SAR ADC的小輸入信號線性度是有限的。至于流水線ADC，其并不從技術規?；芤?，此是因為使用低電壓電源會引起功率消耗增強。另外，現有的流水線ADC架構使用高增益傳統A級放大器，這些高增益傳統A級放大器很難在FinFET工藝中實施。

此外，現有的ADC架構在低電壓深亞微米工藝中具有低信噪比(signal to noiseratio，SNR)和有限的轉換帶寬。鑒于以上模數轉換器的不足，需要在可擴展到深亞微米工藝技術的同時提供一種具有高動態范圍SNR(high dynamic range SNR，SNDR)和大轉換帶寬以及低功耗的優點的ADC。

此背景技術部分中所公開的信息僅期望為下文所描述的本發明的各種實施例提供上下文，且因此，此背景技術部分可包含不必為現有技術信息的信息(即，本領域的普通技術人員已知的信息)。因此，在此背景技術部分中描述工作的范圍內，當前署名的發明人的工作以及在提交時可能沒有以其它方式作為現有技術的資格的描述的方面既不明確也不隱含地被認為是針對本公開的現有技術。

發明內容

本發明實施例提供一種模數轉換器電路，包括：第一逐次逼近寄存器電路，包括快速逐次逼近寄存器電路以及殘余數模轉換器電路，其中所述快速逐次逼近寄存器電路以及所述殘余數模轉換器電路配置成并行地接收模擬輸入信號，從而將通過所述快速逐次逼近寄存器電路的第一高速信號路徑與通過所述殘余數模轉換器電路的第二慢速有限噪聲的信號路徑解耦；以及殘余放大器電路，耦合到所述殘余數模轉換器電路，包括配置成放大由所述殘余數模轉換器電路產生的殘余信號的放大器電路，其中所述放大器電路包括死區控制電路以及第一反相器級、第二反相器級以及第三反相器級，其中通過配置成產生偏置電流的所述死區控制電路使所述第三反相器級偏置以在子閾值區中操作。