[發明專利]一種光學器件測試結構及其制作方法

在審

• 申請號: 202110189580.3
• 申請日: 2021-02-19
• 公開（公告）號: CN113009624A
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 楊妍;張鵬;孫富君;唐波;李彬;劉若男;謝玲;李志華
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G02B6/12
• 分類號: G02B6/12;G02B6/42;G01R31/26
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 谷波

本公開提供一種光學器件測試結構及其制作方法，其中結構包括：基底；以及在所述基底上形成的器件層，所述器件層包括光器件、端面耦合器和光柵耦合器；其中，所述光器件與所述端面耦合器通過光波導連接；所述端面耦合器和所述光柵耦合器耦合連接，所述光柵耦合器位于所述基底上待制作劃片深槽的區域。本公開提供的光學器件測試結構，結合了端面耦合器和光柵耦合器的優點，可以同時解決光芯片的晶圓級測試和芯片封裝問題。

技術領域

本公開涉及光子設備技術領域，具體涉及一種光學器件測試結構及其制作方法。

背景技術

硅光子技術以硅作為光學介質，利用CMOS(互補金屬氧化物半導體)工藝進行光學器件的開發和集成，有望實現低成本、高速的光通信，擁有廣闊的市場應用前景。

抑制硅光子芯片(簡稱光芯片)廣泛應用的關鍵問題之一的是光纖與光芯片的耦合。與光纖的耦合問題是任何一個光芯片或產品必須解決的問題。硅波導耦合器主要包括兩種，即光柵耦合器和端面耦合器。

光柵耦合器的優點是可實現晶圓級的光耦合，可以在晶圓制備過程中隨時耦合測試，缺點是損耗大，帶寬小，芯片封裝后體積大；端面耦合器(Edge Coupler)優點是損耗小，帶寬大，芯片封裝后體積小，缺點是無法晶圓級耦合，無法在工藝過程中隨時耦合測試以便隨時監控光器件的性能，需要全部工藝完成后，劃成芯片后，每個芯片進行測試，芯片級的測試效率也遠低于晶圓級的測試。

光芯片在制造過程中，需要光柵耦合器進行在線的晶圓級測試以及制備完成后的晶圓級快速測試，但最終需要端面耦合器進行芯片封裝耦合。

發明內容

本公開的目的是提供一種光學器件測試結構及其制作方法，以同時解決光芯片的晶圓級測試和芯片封裝問題。

本公開第一方面實施例提供一種光學器件測試結構，包括：

基底；以及

在所述基底上形成的器件層，所述器件層包括光器件、端面耦合器和光柵耦合器；

其中，所述光器件與所述端面耦合器通過光波導連接；所述端面耦合器和所述光柵耦合器耦合連接，所述光柵耦合器位于所述基底上待制作劃片深槽的區域。

根據本公開的一些實施方式中，所述端面耦合器為倒錐形端面耦合器或懸臂梁型端面耦合器。

根據本公開的一些實施方式中，所述基底包括：硅襯底，以及在所述硅襯底上形成的埋氧層，所述器件層形成于所述埋氧層上。

根據本公開的一些實施方式中，所述埋氧層的制作材料為氧化硅。

根據本公開的一些實施方式中，還包括：在所述器件層上形成的上包層。

根據本公開的一些實施方式中，所述上包層的制作材料為氧化硅。

本公開第二方面實施例提供一種光學器件測試結構的制作方法，包括：

提供基底，所述基底包括：硅襯底，以及在所述硅襯底上形成的埋氧層；

在所述埋氧層上形成器件層，所述器件層包括光器件、端面耦合器和光柵耦合器；其中，所述光器件與所述端面耦合器通過光波導連接；所述端面耦合器和所述光柵耦合器耦合連接，所述光柵耦合器位于所述基底上待制作劃片深槽的區域；

在所述器件層上形成上包層；

在所述基底上待制作劃片深槽的區域進行劃片深槽刻蝕，依次刻蝕掉該區域的上包層、光柵耦合器、埋氧層，以及刻蝕掉預設深度的硅襯底。

根據本公開的一些實施方式中，所述端面耦合器為倒錐形端面耦合器或懸臂梁型端面耦合器。

本公開與現有技術相比的優點在于：