[發(fā)明專利]半導體元件及其制備方法

在審

• 申請?zhí)枺?/td>: 202110179485.5
• 申請日: 2021-02-09
• 公開（公告）號: CN113314533A
• 公開（公告）日: 2021-08-27
• 發(fā)明（設計）人: 吳俊亨
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/488;H01L21/8242
• 代理公司: 隆天知識產(chǎn)權代理有限公司 72003
• 代理人: 黃艷

1.一種半導體元件，包括：

一基底；

一墊結構，位在該基底上；以及

一上凹槽，位在該墊結構的一頂表面上。

2.如權利要求1所述的半導體元件，其中，該墊結構包括一下墊以及一上墊，該下墊位在該基底上，該上墊位在該下墊上，而該上凹槽則位在該上墊的一頂表面上。

3.如權利要求2所述的半導體元件，還包括一下凹槽，位在該下墊的一頂表面上，其中該上墊位在該下凹槽與該下墊上。

4.如權利要求1所述的半導體元件，還包括二間隙子，貼合到該墊結構的兩側。

5.如權利要求2所述的半導體元件，其中，該上凹槽鄰近該上墊的該頂表面的一邊緣設置。

6.如權利要求1所述的半導體元件，其中，該墊結構包括一下墊、一中墊以及一上墊，該下墊位在該基底上，該中墊位在該下墊上，該上墊位在該中墊上，而該上凹槽則位在該上墊的一頂表面上。

7.如權利要求6所述的半導體元件，還包括一下凹槽以及一中凹槽，該下凹槽位在該下墊的一頂表面上，該中凹槽位在該中墊的一頂表面上，其中該中墊位在該下凹槽與該下墊上，而該上墊則位在該中凹槽與該中墊上。

8.如權利要求1所述的半導體元件，其中，該上凹槽的一深度對該墊結構的一厚度的一比率，介于1：10到1：20之間。

9.如權利要求1所述的半導體元件，還包括一重分布層，位在該基底上，其中該墊結構位在該重分布層上。

10.如權利要求9所述的半導體元件，其中，該墊結構包括一下墊以及一上墊，該下墊位在該重分布層上，該上墊位在該下墊上，而該上凹槽則位在該上墊的一頂表面上。

11.如權利要求10所述的半導體元件，還包括一基礎凹槽以及一下凹槽，該基礎凹槽位在該重分布層的一頂表面上，該下凹槽位在該下墊的一頂表面上并直接位在該基礎凹槽上方，其中該下墊位在該基礎凹槽與該重分布層上，該上墊位在該下凹槽與該下墊上，而該上凹槽則直接位在該下凹槽上方。

12.如權利要求9所述的半導體元件，其中該上凹槽的一深度對該墊結構的一厚度的一比率，介于1：10到1：20之間。

13.如權利要求9所述的半導體元件，還包括一應力釋放結構，直接位在該墊結構下方。

14.如權利要求13所述的半導體元件，其中，該應力釋放結構包括一導電架以及多個隔離區(qū)段，該導電架直接位在該墊結構下方，該多個隔離區(qū)段位在該導電架內(nèi)。

15.如權利要求13所述的半導體元件，還包括一應力緩沖層，位在該應力釋放結構與該墊結構之間，其中該應力緩沖層由一材料所制，該材料具有一熱膨脹系數(shù)以及一楊氏模量，該熱膨脹系數(shù)小于約20ppm/℃，而該楊氏模量小于約15GPa。

16.一種半導體元件的制備方法，包括：

提供一基底；

形成一墊結構在該基底上；以及

形成一上凹槽在該墊結構的一頂表面上。

17.如權利要求16所述的半導體元件的制備方法，其中，形成該墊結構在該基底上的步驟包括：

形成一下墊在該基底上；以及

形成一上墊在該下墊上；

其中該上凹槽形成在該上墊的一頂表面上。

18.如權利要求16所述的半導體元件的制備方法，還包括：

形成多個鈍化層在該基底上；以及

形成一墊開口以穿經(jīng)該多個鈍化層；

其中該墊結構形成在該墊開口中。