[發明專利]雙向ESD保護器件及電路

在審

• 申請號: 202110166368.5
• 申請日: 2021-02-07
• 公開（公告）號: CN112510034A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 劉森;劉筱偉;李建平;班桂春;張均安
• 申請（專利權）人: 微龕（廣州）半導體有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 施婷婷

本發明提供一種雙向ESD保護器件及電路，包括：位于襯底上的埋氧層，位于埋氧層上的三個N阱，設置于第一N阱內的第一PMOS管，設置于第二N阱內的第二PMOS管及設置于第三N阱內的PNP三極管；其中，各N阱通過淺溝槽隔離結構隔離，各N阱內P+注入區和N+注入區通過氧化硅埋槽隔離；第一PMOS管的源極連接輸入輸出端口，柵極接參考地，漏極連接PNP三極管的基極；第二PMOS管的漏極連接PNP三極管的基極，柵極連接輸入輸出端口，源極連接參考地；PNP三極管的發射極連接輸入輸出端口，集電極連接參考地。本發明采用絕緣層上硅工藝，結電容較小，器件頻率快、功耗小、噪聲低，具有廣闊應用前景；并通過PNP三極管的柵極、襯底控制基區電勢以實現觸發電壓的可調。

技術領域

本發明涉及靜電保護領域，特別是涉及一種雙向ESD保護器件及電路。

背景技術

靜電放電（Electro-Static Discharge，ESD）現象一直是影響集成電路可靠性的重要問題之一。隨著金屬氧化物場效應晶體管（Metal-Oxide-Semiconductor FieldEffect Transistor，MOSFET）特征尺寸進入深亞微米及納米時代，ESD保護面臨的挑戰越來越大，設計難度不斷增加。

ESD保護器件應該在電路正常狀態時關斷（關態漏電流足夠低），當發生ESD事件時，ESD保護電路能迅速開啟形成低阻通路，從而盡快排泄掉ESD產生的電荷，同時保持輸入/輸出端口電壓穩定，保護內部電路免受過壓或者過流的風險。理想的ESD保護電路的面積足夠小，電荷抽離速度快，且在關閉狀態不影響電路正常工作。

由于寄生二極管將負信號分流到地線，因此大多數ESD保護器件僅允許單向正信號。然而，在一些諸如數字用戶線路、NFC天線等應用中，輸入/輸出管腳會同時遇到正負信號。因此，雙向ESD保護器件變得十分必要。

為了滿足雙向電流流動的要求，基極浮空的PNP管被采用來進行ESD保護設計，但這種器件在高溫下的觸發電壓較低。此外，浮空阱存在電勢控制難以及閂鎖風險高的問題。

因此，如何提高雙向ESD保護器件的工作性能，同時實現觸發電壓的可調已成為本領域技術人員亟待解決的問題之一。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種雙向ESD保護器件及電路，用于解決現有技術中雙向ESD保護觸發電壓低、電勢難以控制、閂鎖風險高等問題。

為實現上述目的及其他相關目的，本發明提供一種雙向ESD保護器件，所述雙向ESD保護器件至少包括：

位于襯底上的埋氧層，位于所述埋氧層上的三個N阱，設置于第一N阱內的第一PMOS管，設置于第二N阱內的第二PMOS管及設置于第三N阱內的PNP三極管；

其中，各N阱通過淺溝槽隔離結構隔離，各N阱內P+注入區和N+注入區通過氧化硅埋槽隔離；所述第一PMOS管的源極連接輸入輸出端口，柵極接參考地，漏極連接所述PNP三極管的基極；所述第二PMOS管的漏極連接所述PNP三極管的基極，柵極連接所述輸入輸出端口，源極連接所述參考地；所述PNP三極管的發射極連接所述輸入輸出端口，集電極連接所述參考地。

可選地，所述淺溝槽隔離結構與所述埋氧層接觸。

可選地，所述第一PMOS管包括第一P+注入區、第二P+注入區、第一N+注入區及第一柵極結構；

所述第一P+注入區及所述第二P+注入區設置于所述第一N阱內，所述第一柵極結構設置于所述第一P+注入區與所述第二P+注入區之間的第一N阱區域上；

所述第一N+注入區設置于所述第一N阱內，與其相鄰的P+注入區之間設置有第一氧化硅埋槽。

可選地，所述第二PMOS管包括第三P+注入區、第四P+注入區、第二N+注入區及第二柵極結構；