[發明專利]非因果電路劃分的方法及門級電路并行仿真的方法

在審

• 申請號: 202110120810.0
• 申請日: 2021-01-28
• 公開（公告）號: CN112651198A
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 黃國勇;張聰;丁家峰;趙巖
• 申請（專利權）人: 國微集團（深圳）有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33
• 代理公司: 深圳市康弘知識產權代理有限公司 44247
• 代理人: 吳敏

本發明提出了一種非因果電路劃分的方法及門級電路并行仿真的方法，所述非因果電路劃分的方法包括：步驟S1：將門級電路轉換為有向圖，并用結構體保存數據；步驟S2：從結構體中查找對外部有輸出的輸出節點的集合V；步驟S3：對有向圖中所有的有向邊做反向處理，并依次從集合V中的節點進行探索；步驟S4：根據探索結果將有向圖初始劃分為多個初級單元；步驟S5：合并初始劃分中達到合并要求的初級單元形成二級單元，并輸出最終所有不能合并的初級單元，用結構體的形式保存所述二級單元和所有不能合并的初級單元。與現有技術相比，本發明能夠將數字電路中無依賴關系的電路劃分，并相互獨立運行仿真，從而提高了仿真效率。

技術領域

本發明涉及EDA電路并行仿真，特別是一種非因果電路劃分的方法及門級電路并行仿真的方法。

背景技術

隨著現代集成電路制造技術的高速發展，超大規模集成電路擁有上千萬甚至上億的門電路。在EDA電路設計中，為了加速超大規模集成電路仿真的速度，采用并行仿真是提高仿真精度和縮短仿真周期的有效途徑。為了高效地并行化仿真，仿真前要對電路進行合理劃分。傳統的電路劃分都是因果劃分方法，因果劃分的各塊電路之間存在依賴關系。但對于電路中沒有依賴關系的電路并不能很好的劃分，從而對于仿真效率起不到很好的提升效果。

因此，如何設計一種針對電路中沒有依賴關系的電路進行劃分的非因果電路劃分的方法及門級電路并行仿真的方法是業界亟待解決的技術問題。

發明內容

針對現有技術中無法對沒有依賴關系的電路進行劃分的技術問題，本發明提出了一種非因果電路劃分的方法及門級電路并行仿真的方法。

本發明的技術方案為，提出了一種非因果電路劃分的方法，包括：步驟S1：將門級電路轉換為有向圖，并用結構體保存數據；

步驟S2：從結構體中查找對外部有輸出的輸出節點的集合V；

步驟S3：對有向圖中所有的有向邊做反向處理，并依次從集合V中的節點進行探索；

步驟S4：根據探索結果將有向圖初始劃分為多個初級單元；

步驟S5：合并初始劃分中達到合并要求的初級單元形成二級單元，并輸出最終所有不能合并的初級單元，用結構體的形式保存所述二級單元和所有不能合并的初級單元。

進一步，所述門級電路轉換為有向圖包括：

所述有向圖中的節點代表一個門級電路，節點之間的有向邊（a，b）代表門級電路a的輸出連接到門級電路b的輸出。

進一步，設所述結構體為G，其包含至少7個部分，分別為G.name、G.matrix、G.input.name、G.input.matrix、G.output.name、G.output.matrix、G.cost；

所述G.name儲存有向圖各個節點的名字；

所述G.matrix儲存有向圖的鄰接矩陣；

所述G.input.name儲存外部對有向圖的輸入的名字；

所述G.input.matrix是一個矩陣，儲存外部對有向圖的輸入信息；

所述G.output.name儲存有向圖對外部的輸出的名字；

所述G.output.matrix是一個矩陣，儲存有向圖對外部輸出的信息；

所述G.cost儲存有向圖中各節點的成本。

進一步，所述從結構體中查找對外部有輸出的輸出節點的集合V包括：

根據所述G.output.matrix，得到有向圖中對外部有輸出的輸出節點，并記為一個集合V。

進一步，所述根據探索結果將有向圖初始劃分為多個初級單元包括：

依次從集合V中的輸出節點做深度優先探索，存儲每次搜索得到的所有節點，每次探索完成劃分為一個初級單元，第i個初級單元計為M{i}。