[發明專利]半導體結構

有效

• 申請號: 202110116929.0
• 申請日: 2021-01-28
• 公開（公告）號: CN112908994B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 王林
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/08
• 分類號: H01L27/08
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 郭鳳杰

本發明涉及一種半導體結構，包括：焊盤結構，位于襯底上方；電容結構，位于襯底與焊盤結構之間，與焊盤結構相對設置，包括至少兩個并聯且間隔設置的電容單元，每個電容單元包括至少一個電容器件。本申請半導體結構可以有效提升焊盤結構所在區域的利用率。相對于傳統地在芯片中空余的地方增加電容結構的設置方式，本申請可以有效防止芯片面積由于電容結構的設置而增大。同時，本申請在較大尺寸的焊盤結構下的每個電容單元的尺寸相對較小。而在工藝制作過程中，較小尺寸的電容單元的各相關膜層更容易進行均勻成膜。因此，本申請可以提高各相關膜層的成膜質量，從而使得電容結構的可靠性更高，從而使得相關電源的電源電壓更加穩定。

技術領域

本申請涉及半導體技術領域，特別是涉及一種半導體結構。

背景技術

電容具有儲能性能，其并聯在電源端與接地端之間，可以使得電路工作過程中電源端產生的電壓波動變的平緩，使得電源端的工作性能更加穩定。所以，在電路設計中，常常需要加上大量的電容結構，以加強電源端的穩定性。不僅僅是電源端，當信號端需要去除高頻噪聲時，也可以通過在信號端加電容的方式實現。

現有半導體芯片中，通常是在芯片中空余的地方增加電容結構，以穩定芯片中電源端或信號端。但是，這樣的話無形之中會增加芯片面積，從而增加產品成本。

發明內容

基于此，有必要針對現有技術中的濾波電容導致芯片面積增加的問題提供一種半導體芯片。

為了實現上述目的，本發明提供了一種半導體結構，包括：

焊盤結構，位于襯底上方；

電容結構，位于所述襯底與所述焊盤結構之間，與所述焊盤結構相對設置，包括至少兩個并聯且間隔設置的電容單元，每個所述電容單元包括至少一個電容器件。

在其中一個實施例中，所述電容結構在所述襯底上的正投影位于所述焊盤結構在所述襯底上的正投影的內部。

在其中一個實施例中，所述電容結構在所述襯底上的正投影的中心與所述焊盤結構在所述襯底上的正投影的中心重合。

在其中一個實施例中，所述電容器件包括相對設置的第一極板以及第二極板，所述半導體結構還包括導電層，所述導電層包括相互絕緣的第一導電部與第二導電部，所述第一導電部電連接各所述電容器件的所述第一極板，所述第二導電部電連接各所述電容器件的所述第二極板，并且，所述第一導電部與所述第二導電部中的其中一個還電連接電源端，另一個還電連接接地端。

在其中一個實施例中，所述第二導電部為一體結構，且跨越所述電容結構內的各個電容器件，所述第一導電部為分體結構，且包括多個相互電連接的子導電部，所述子導電部跨越所述電容結構內的相鄰的所述電容器件，各所述子導電部在所述襯底上的正投影與所述第二導電部在所述襯底上的正投影間隔設置。

在其中一個實施例中，

每個所述電容單元包括至少兩個并聯設置的電容器件，所述電容結構內的各所述電容器件呈M行N列的陣列排布，所述M和所述N均為大于等于2的整數；

所述子導電部包括第一子部，同一所述第一子部跨越在兩兩相鄰且呈中心對稱分布的四個電容器件。

在其中一個實施例中，所述焊盤結構包括第一金屬層，所述第一金屬層一端電連接所述電源端或者所述接地端，且另一端通過第一通孔電連接各所述子導電部。

在其中一個實施例中，所述焊盤結構還包括第二金屬層、第三金屬層以及第四金屬層，所述第三金屬層通過第三通孔與所述第二金屬層連接，所述第四金屬層通過第四通孔與所述第三金屬層連接。

在其中一個實施例中，所述第二金屬層在所述襯底上的正投影的形狀為環狀，且所述第二金屬層在所述襯底上的正投影圍繞所述電容結構在所述襯底上的正投影。