[發明專利]一種面向卷積神經網絡的FPGA流水線結構

在審

• 申請號: 202110079129.6
• 申請日: 2021-01-21
• 公開（公告）號: CN112766478A
• 公開（公告）日: 2021-05-07
• 發明（設計）人: 曹鵬程;王子瑋;白立飛;高原原;劉靈芝;熊荔
• 申請（專利權）人: 中國電子科技集團公司信息科學研究院
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04;G06N3/08
• 代理公司: 北京中知法苑知識產權代理有限公司 11226
• 代理人: 李明;趙吉陽

1.一種面向卷積神經網絡的FPGA流水線結構，其特征在于，包括：

控制單元、多個卷積神經網絡的計算用單元模塊，

所述多個卷積神經網絡的計算用單元模塊包括卷積模塊、激活模塊、池化模塊、全連接模塊；

所述控制單元檢測所述多個卷積神經網絡的計算用單元模塊的處理完成，并以每個模塊完成信號來同時觸發并啟動下一個模塊對當前時刻信息的處理及上一個模塊對下一時刻信息的處理，從而在多個單元模塊之間形成動態的流水線結構式的處理；

處理完的數據輸出FPGA的流水線結構之外，供后續相關模塊進行處理。

2.根據權利要求1所述的FPGA流水線結構，其特征在于，

在所述FPGA中具有多個層，在每個層中具有多個卷積神經網絡的計算用單元模塊，所述控制單元結合卷積神經網絡各層之間的關系，動態分配各層實際使用的計算用單元模塊及相應的配置參數(結構與參數都可動態分配，其余表述沒問題。)。

3.根據權利要求1所述的FPGA流水線結構，其特征在于，

所述多個面向卷積神經網絡中計算用單元模塊能夠以復用的形式按照分層的順序進行執行。

4.根據權利要求1所述的FPGA流水線結構，其特征在于，

所述FPGA的數據緩存在在FPGA內部或者外部DDR中。

5.根據權利要求4所述的FPGA流水線結構，其特征在于，

所述FPGA的數據包括FPGA的輸入數據和卷積神經網絡的模型參數。