[發(fā)明專利]用于集成電路封裝的分層缺陷檢測(cè)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202110061443.1
• 申請(qǐng)日: 2021-01-18
• 公開(kāi)（公告）號(hào): CN112858887A
• 公開(kāi)（公告）日: 2021-05-28
• 發(fā)明（設(shè)計(jì)）人: 張學(xué)豪;曾國(guó)華;葉明明;李棟杰;趙時(shí)峰
• 申請(qǐng)（專利權(quán)）人: 昂寶電子（上海）有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28;H01L21/66
• 代理公司: 北京東方億思知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 田琳婧

提供了一種用于集成電路封裝的分層缺陷檢測(cè)方法，包括：在集成電路封裝的內(nèi)置二極體輸入管腳施加能夠使集成電路封裝的內(nèi)部芯片發(fā)熱的預(yù)定電流；測(cè)量集成電路封裝的內(nèi)置二極體輸入管腳處在多個(gè)時(shí)間的端電壓；以及根據(jù)集成電路封裝的內(nèi)置二極體輸入管腳處在多個(gè)時(shí)間的端電壓，判斷集成電路封裝是否存在分層缺陷，其中，分層缺陷是指集成電路封裝的內(nèi)部芯片和封裝基島之間分層的封裝缺陷。根據(jù)本發(fā)明實(shí)施例的用于集成電路封裝的分層缺陷檢測(cè)方法可以成本低廉且快速地檢測(cè)出大量集成電路封裝中存在分層缺陷的集成電路封裝，從而可以實(shí)現(xiàn)對(duì)于大量集成電路封裝的快速診斷、篩選、和測(cè)試。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路封裝領(lǐng)域，尤其涉及一種用于集成電路封裝的分層缺陷檢測(cè)方法。

背景技術(shù)

集成電路封裝的內(nèi)部芯片與封裝基島之間的分層是一種較為常見(jiàn)的封裝缺陷，會(huì)導(dǎo)致內(nèi)部芯片無(wú)法有效工作或性能異常(例如，內(nèi)部芯片發(fā)熱、效率降低、甚至損傷或損毀等)。

目前，大多采用專業(yè)超聲波掃描設(shè)備來(lái)檢測(cè)集成電路封裝的內(nèi)部芯片與封裝基島之間的分層(即，集成電路封裝的分層缺陷)。但是，專業(yè)超聲波掃描設(shè)備昂貴，并且這種檢測(cè)方法的檢測(cè)效率低，無(wú)法通過(guò)抽樣精準(zhǔn)判斷并剔除大批量集成電路封裝中存在分層缺陷的集成電路封裝。

發(fā)明內(nèi)容

鑒于以上所述的一個(gè)或多個(gè)問(wèn)題，本發(fā)明提供了一種用于集成電路封裝的分層缺陷檢測(cè)方法。

根據(jù)本發(fā)明實(shí)施例的用于集成電路封裝的分層缺陷檢測(cè)方法包括：在集成電路封裝的內(nèi)置二極體輸入管腳施加能夠使集成電路封裝的內(nèi)部芯片發(fā)熱的預(yù)定電流；測(cè)量集成電路封裝的內(nèi)置二極體輸入管腳處在多個(gè)時(shí)間的端電壓；以及根據(jù)集成電路封裝的內(nèi)置二極體輸入管腳處在多個(gè)時(shí)間的端電壓，判斷集成電路封裝是否存在分層缺陷，其中，分層缺陷是指集成電路封裝的內(nèi)部芯片和封裝基島之間分層的封裝缺陷。

根據(jù)本發(fā)明實(shí)施例的用于集成電路封裝的分層缺陷檢測(cè)方法可以成本低廉且快速地檢測(cè)出大量集成電路封裝中存在分層缺陷的集成電路封裝，從而可以實(shí)現(xiàn)對(duì)于大量集成電路封裝的快速診斷、篩選、和測(cè)試。

附圖說(shuō)明

從下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式的描述中可以更好地理解本發(fā)明，其中：

圖1示出了集成電路封裝的內(nèi)置二極體輸入管腳所連接的內(nèi)部結(jié)構(gòu)的等效電路圖。

圖2示出了在集成電路封裝的內(nèi)置二極體輸入管腳施加預(yù)定電流I_H時(shí)，集成電路封裝的內(nèi)置二極體輸入管腳處的端電壓的變化曲線。

圖3示出了根據(jù)本發(fā)明實(shí)施例的用于集成電路封裝的分層缺陷檢測(cè)方法的流程圖。

圖4示出了PWM類內(nèi)置MOSFET的集成電路封裝的示例引腳圖。

圖5示出了圖4所示的集成電路封裝的Drain腳處在第一時(shí)間和第二時(shí)間的端電壓之間的電壓差值與其分層程度之間的相關(guān)性示意圖。

具體實(shí)施方式

下面將詳細(xì)描述本發(fā)明的各個(gè)方面的特征和示例性實(shí)施例。在下面的詳細(xì)描述中，提出了許多具體細(xì)節(jié)，以便提供對(duì)本發(fā)明的全面理解。但是，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)很明顯的是，本發(fā)明可以在不需要這些具體細(xì)節(jié)中的一些細(xì)節(jié)的情況下實(shí)施。下面對(duì)實(shí)施例的描述僅僅是為了通過(guò)示出本發(fā)明的示例來(lái)提供對(duì)本發(fā)明的更好的理解。本發(fā)明決不限于下面所提出的任何具體配置和算法，而是在不脫離本發(fā)明的精神的前提下覆蓋了元素、部件和算法的任何修改、替換和改進(jìn)。在附圖和下面的描述中，沒(méi)有示出公知的結(jié)構(gòu)和技術(shù)，以便避免對(duì)本發(fā)明造成不必要的模糊。

在集成電路封裝中，內(nèi)部芯片和封裝基島之間采用導(dǎo)電銀膠粘接，經(jīng)常會(huì)出現(xiàn)導(dǎo)電銀膠與內(nèi)部芯片粘接在一起，但是導(dǎo)電銀膠與封裝基島之間出現(xiàn)分層從而導(dǎo)致內(nèi)部芯片和封裝基島之間分層的情況。集成電路封裝的內(nèi)部芯片和封裝基島之間分層是一種比較常見(jiàn)的封裝缺陷。