[發明專利]一種高增益高功耗效率的套筒式OTA

在審

• 申請號: 202110060264.6
• 申請日: 2021-01-18
• 公開（公告）號: CN112865732A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 白春風;邵子健
• 申請（專利權）人: 蘇州大學
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03F1/30
• 代理公司: 蘇州翔遠專利代理事務所(普通合伙) 32251
• 代理人: 陸金星

本發明公開了一種高增益高功耗效率的套筒式OTA，包括套筒式OTA電路、以及連接在套筒式OTA電路一側的第一輔助放大器A1和第二輔助放大器A2；所述套筒式OTA電路包括第一PMOS管P₁、第二PMOS管P₂、第一NMOS管N₁、第二NMOS管N₂、第三NMOS管N₃和第四NMOS管N₄，所述第一PMOS管P₁的源極經第二偏置電流源I_B2連接到電壓源VDD，所述第一PMOS管P₁的柵極經第二偏置電壓源V_B2連接到第二PMOS管P₂的柵極，所述第二PMOS管P₂的源極經第三偏置電流源I_B3連接到電壓源VDD。本發明能夠提高分配給差分輸入對的漏源壓降，進而提高輸入管的跨導，從而提高直流增益。

技術領域

本發明涉及模擬集成電路設計技術領域，具體涉及一種高增益高功耗效率的套筒式OTA。

背景技術

共源共柵結構是實現寬帶高增益OTA的基本途徑，能夠實現兩級放大卻只有一個極點(在輸出端)。參見圖1所示，為套筒式共源共柵結構的OTA。其等效跨導和輸出電阻分別表示為：(未考慮體效應，體效應導致實際的G_m更高)：

r_out1＝g_mN3r_oN3r_oN1//g_mP3r_oP3r_oP1

其中g_m表示MOS管的跨導，r_o表示MOS管的輸出阻抗。

共柵級疊加的越多，輸出電阻越高，直流電壓增益越高。但是受限于目前模擬電路的主流CMOS工藝的電源電壓，一般最多只能疊加1-2層共柵管。

參見圖2所示，為折疊式共源共柵結構適應低電源電壓的應用，且不需要額外的特殊偏置電路。其等效跨導和輸出電阻分別表示為：

r_out2＝g_mN4r_oN4r_oN6//g_mP4r_oP4r_oP6

由于圖2中P₁-P₂包含兩路電流(輸入級和輸出級)，故P₁-P₂的輸出電阻小于圖1中的P₁-P₂的輸出電阻，因此，理論上r_out2略小于r_out1，G_m2也小于G_m1。實際上，圖1中套筒式OTA的電壓裕度比較緊張，導致輸入差分對的小信號等效跨導較低，因而其電壓增益在一般情況下比折疊式OTA要小。在保證套筒式OTA充足的輸出擺幅的情況下，如果要分配給輸入差分對更多的漏源壓降以保障足夠大的等效跨導，就只能壓縮尾電流源的電壓空間。壓縮尾電流源的電壓空間會導致共模增益上升，進而共模抑制比性能惡化。參見圖3所示的基于主從控制的尾電流源是緩解這一問題的一個常用手段，其N8管在較低壓降時也能維持恒定的偏置電流。

此外，增加輸出電阻是增強OTA的直流電壓增益的更有效的方法。

參見圖4所示，給出了提高輸出電阻的傳統方案：通過提升共柵管的等效跨導增強輸出電阻，進而實現增益的提升。在套筒式OTA的基礎上，通過輔助放大器A1、A2、A3來提高原OTA的輸出阻抗，從而提高直流電壓增益。