[發明專利]存儲器內處理器件

在審

• 申請號: 202110056626.4
• 申請日: 2021-01-15
• 公開（公告）號: CN113138799A
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 宋清基
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F7/575;G06N3/063
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;阮愛青

1.一種存儲器內處理器件，包括：

多個儲存區域；

全局緩沖器；以及

多個乘法和累加MAC電路，其被配置為對來自所述多個儲存區域中的一個的第一數據和來自所述全局緩沖器的第二數據執行MAC運算，

其中，所述多個MAC電路中的每個被分類為激活MAC電路和非激活MAC電路中的一種，以及

其中，所述MAC運算包括選擇性MAC運算，所述選擇性MAC運算由所述激活MAC電路選擇性地執行。

2.根據權利要求1所述的存儲器內處理器件，其中，所述多個儲存區域中的每個對應于包括在動態隨機存取存儲器DRAM中的存儲體。

3.根據權利要求1所述的存儲器內處理器件，還包括模式寄存器設定MRS邏輯電路，其被配置為響應于由外部器件提供以請求所述MAC運算的外部命令來生成并輸出包括用于指定所述激活MAC電路的信息的MRS命令。

4.根據權利要求3所述的存儲器內處理器件，其中，所述MRS命令還包括用于指定所述多個儲存區域之中的、被分配給所述激活MAC電路的激活儲存區域的信息。

5.根據權利要求4所述的存儲器內處理器件，其中，所述MRS邏輯電路包括：

模式寄存器，其被配置為儲存具有用于指定所述激活MAC電路的信息的MAC電路標識；

控制碼生成器，其被配置為從所述MAC電路標識生成包括關于所述激活MAC電路的信息的控制碼；以及

MRS命令生成器，其被配置為根據所述控制碼來生成包括關于所述激活MAC電路的信息和對所述MAC運算的請求的所述MRS命令。

6.根據權利要求5所述的存儲器內處理器件，其中，所述MAC電路標識包括與所述多個MAC電路中的相應MAC電路相對應的多個比特位。

7.根據權利要求6所述的存儲器內處理器件，其中，所述模式寄存器還包括用于確定執行所述MAC運算的比特位。

8.根據權利要求4所述的存儲器內處理器件，還包括MAC命令生成器，其被配置為接收從所述MRS邏輯電路輸出的所述MRS命令，并且被配置為生成MAC運算命令并將所述MAC運算命令選擇性地發送至由所述MRS命令指定的所述激活MAC電路和所述激活儲存區域。

9.根據權利要求8所述的存儲器內處理器件，其中，所述MAC運算命令包括激活控制信號、MAC讀取控制信號以及MAC運算控制信號，所述激活控制信號用于選擇性地激活所述激活儲存區域，所述MAC讀取控制信號用于將儲存在所述激活儲存區域中的所述第一數據發送至所述激活MAC電路，所述MAC運算控制信號用于控制所述激活MAC電路的所述MAC運算。

10.根據權利要求9所述的存儲器內處理器件，其中，所述MAC命令生成器被配置為順序地生成所述激活控制信號、所述MAC讀取控制信號和所述MAC運算控制信號。

11.根據權利要求9所述的存儲器內處理器件，其中，所述MAC運算命令還包括用于選擇性地對所述激活儲存區域進行預充電的預充電控制信號。

12.根據權利要求11所述的存儲器內處理器件，其中，所述MAC命令生成器被配置為順序地生成所述激活控制信號、所述MAC讀取控制信號、所述MAC運算控制信號和所述預充電控制信號。

13.根據權利要求1所述的存儲器內處理器件，還包括：

全局輸入和輸出GIO線，其在所述全局緩沖器與所述多個儲存區域的每個之間提供數據傳輸路徑；以及

存儲體輸入和輸出BIO線，來自所述BIO線的一個BIO線在來自所述多個儲存區域的儲存區域與來自所述多個MAC電路的、被分配給所述儲存區域的MAC電路之間提供數據傳輸路徑。