[發明專利]解決布線通道拐角處布線擁塞問題的設計優化方法

有效

• 申請號: 202110047229.0
• 申請日: 2021-01-14
• 公開（公告）號: CN112699631B
• 公開（公告）日: 2022-08-26
• 發明（設計）人: 趙少峰
• 申請（專利權）人: 東科半導體（安徽）股份有限公司
• 主分類號: G06F30/394
• 分類號: G06F30/394;G06F30/398
• 代理公司: 北京慧誠智道知識產權代理事務所(特殊普通合伙) 11539
• 代理人: 李楠

本發明實施例涉及一種解決布線通道拐角處布線擁塞問題的設計優化方法。所述設計優化方法包括：在芯片中宏單元的外凸角內預置可配置的預置布線單元；所述預置布線單元具有多根預置布線，每根預置布線的兩端為一對具有對應關系的布線接口；所述每對布線接口中的第一接口設置在所述宏單元的第一邊上，第二接口設置在所述第一邊在所述外凸角一側的相鄰邊上；建立所述第一接口與所述第二接口的等價關系；根據所述設計輸入和所述等價關系執行自動布線，使得經過所述宏單元之間的布線通道拐角處的走線優先使用所述布線單元提供的預置布線作為布線資源。

技術領域

本發明涉及芯片設計技術領域，尤其涉及一種解決布線通道拐角處布線擁塞問題的設計優化方法。

背景技術

數字后端集成電路(IC)設計中，宏單元(Macro)是設計中最常見的單元。Macro是一個寬泛的概念，通常我們把它分為硬宏(Hard Macro)和軟宏(Soft Macro)。硬宏是指特定的功能模塊，例如包括存儲器(Memory)、鎖相環PLL、鎖相環DLL等各種IP核，即用于專用集成電路(ASIC)或現場可編程邏輯陣列(FPGA)中的預先設計好的電路功能模塊，硬宏的邏輯在其本身內部已經集成好，根據工藝庫進行調用即可。

在設計中，宏單元按陣列排列，在每兩個宏單元之間有一個走線軌道過道，稱為布線通道(Channel)，布線通道中的走線軌道稱為track。在宏單元外還存在標準單元如寄存器，這些標準單元之間根據設計的要求相互連接，構成邏輯路徑，在邏輯路徑上還存在為滿足邏輯要求而設置的頂層標準單元如一些標準門單元，如與非門、或門等等。

在目前已有的自動布線工具中，標準單元之間的自動布線都是采用最短路徑的方式，以圖1為例，在A區域存在一簇標準單元，在B區域也存在一簇標準單元，B區域的一簇標準單元(STD cell)分別與A區域的一簇標準單元之間存在邏輯路徑。在使用自動布線工具進行布線后，會形成圖1中虛線所示形狀的邏輯路徑，在靠近宏單元的陽角的布線通道拐角處，走線因為遵循最短路徑的原則，會貼近宏單元的陽角，導致在布線通道拐角處(圖1中C區域)存在密集的走線，使得該局部區域存在設計規則檢查(DRC)違規問題。

設計人員在遇到此問題時不得不手工修改布線，費時費力。此問題目前還沒有得到有效的解決。

發明內容

本發明的目的是提供一種解決布線通道拐角處布線擁塞問題的設計優化方法，通過在宏單元的外凸角內預置可配置的預置布線單元，優化和擴充了布線通道拐角處的布線資源，解決了現有自動布線下布線通道拐角處布線擁塞問題。

為此，本發明實施例提供了一種解決布線通道拐角處布線擁塞問題的設計優化方法，包括：

在芯片中宏單元的外凸角內預置可配置的預置布線單元；所述預置布線單元具有多根預置布線，每根預置布線的兩端為一對具有對應關系的布線接口；所述每對布線接口中的第一接口設置在所述宏單元的第一邊上，第二接口設置在所述第一邊在所述外凸角一側的相鄰邊上；

建立所述第一接口與所述第二接口的等價關系；

根據所述設計輸入和所述等價關系執行自動布線，使得經過所述宏單元之間的布線通道拐角處的走線優先使用所述布線單元提供的預置布線作為布線資源。

優選的，所述預置布線單元中，預置布線構建在相同和/或不同的金屬層上。

優選的，所述預置布線單元中，預置布線的最長走線距離不超過芯片中標準單元的平均可驅動線長。

進一步優選的，所述方法還包括：確定所述芯片中標準單元的平均可驅動線長。

優選的，在所述在芯片中宏單元的外凸角內預置可配置的預置布線單元之前，所述方法還包括：

根據設計輸入建立設計布局；所述設計布局包括宏單元、布線通道和標準單元的布局位置；