[發明專利]一種彈載、機載、車載數據處理印制板

有效

• 申請號: 202110047097.1
• 申請日: 2021-01-14
• 公開（公告）號: CN112492748B
• 公開（公告）日: 2021-04-23
• 發明（設計）人: 肖燕;李非桃;唐開東;莊游彬;鄢冬斌;陳國芹;肖興;王尋宇;唐楊;陳春;魏興龍
• 申請（專利權）人: 四川賽狄信息技術股份公司
• 主分類號: H05K1/02
• 分類號: H05K1/02
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 張超

本發明公開了一種彈載、機載、車載數據處理印制板，數據處理印制板設置于整機地殼內，包括設置有FPGA的第一PCB板，第一PCB板設置有鏤空區，鏤空區設置有第二PCB板，第二PCB板與第一PCB板之間填充有隔離帶；第二PCB板上設置有ADC芯片、射頻連接頭座和連接模塊；ADC芯片的模擬地通過第一跳線導接至整機地殼；ADC芯片的數字地通過第二跳線與第一PCB板的接地位導接；第二跳線為跨越隔離帶并橋接于第二PCB板和第一PCB板的連接模塊；FPGA的數字地與第一PCB板的接地位連通，且第一PCB板的接地位導接至整機地殼。本發明的目的在于提供一種彈載、機載、車載數據處理印制板，通過將ADC芯片的模擬地單獨導接至整機，有效的降低了底噪毛刺信號。

技術領域

本發明涉及中頻處理模塊技術領域，尤其涉及一種彈載、機載、車載數據處理印制板。

背景技術

中頻處理模塊用于雷達目標模擬信號處理，主要特點為高速數據采樣和儲存、單邊調制技術以及瞬時AGC技術。

現有技術中，如圖1所示， FPGA的數字地、ADC芯片的數字地以及ADC芯片的模擬地通過金屬化孔連在一起，即：FPGA的數字地、ADC芯片的數字地以及ADC芯片的模擬地共地設置，由于外界的信號會對模擬信號產生干擾，因此，在中頻處理模塊的PCB板上增設有屏蔽盒，并使得共地設置的FPGA的數字地、ADC芯片的數字地以及ADC芯片的模擬地能夠通過屏蔽盒導給整機。

但是在具體使用的過程中會存在少量的底噪，底噪的出現不僅會導致信號識別錯誤，還會對基準信號的判定帶來影響。

發明內容

本發明的目的在于提供一種彈載、機載、車載數據處理印制板，通過將ADC芯片的模擬地單獨導接至整機，有效的降低了底噪毛刺信號。

本發明通過下述技術方案實現：

一種彈載、機載、車載數據處理印制板，所述數據處理印制板設置于整機地殼內，其特征在于，包括設置有FPGA的第一PCB板，所述第一PCB板設置有鏤空區，所述鏤空區設置有第二PCB板，且所述第二PCB板與所述第一PCB板之間填充設置有隔離帶；

所述第二PCB板上設置有ADC芯片和射頻連接頭座；

所述ADC芯片的模擬地通過第一跳線導接至所述整機地殼；其中，所述第一跳線為與所述射頻連接頭座連接的射頻連接線的外屏蔽層；

還包括跨越所述隔離帶并橋接于所述第二PCB板和所述第一PCB板的連接模塊，所述ADC芯片的數字地通過所述連接模塊與所述第一PCB板的接地位導接；

所述FPGA的數字地與所述第一PCB板的接地位連通，且所述第一PCB板的接地位導接至所述整機地殼。

優選地，所述連接模塊包括相互連通的第一接地位和第二接地位，所述第一接地位設置于所述第一PCB板，所述第二接地位設置于所述第二PCB板，且所述第二接地位與所述ADC芯片的數字地連接，所述第一接地位與所述第一PCB板的接地位連通。

優選地，所述整機地殼上設置有第一連接器，所述射頻連接線的外屏蔽層連接于所述射頻連接頭座和所述第一連接器。

優選地，所述第一PCB板上還設置有時鐘模塊，所述時鐘模塊通過第三跳線與所述整機地殼連接。

優選地，所述第三跳線為同軸信號線纜。

優選地，所述整機地殼上設置有第二連接器，所述同軸信號線纜連接于所述時鐘模塊和所述第二連接器。

優選地，所述第一PCB板的接地位與所述時鐘模塊連通，所述第一PCB板的接地位通過所述同軸信號線纜的屏蔽層導接至所述整機地殼。

優選地，所述隔離帶的材質為環氧樹脂。

優選地，所述隔離帶的寬度為1.5cm-3.5cm。