[發明專利]一種DDR控制器和排序方法

在審

• 申請號: 202110046149.3
• 申請日: 2021-01-14
• 公開（公告）號: CN114764398A
• 公開（公告）日: 2022-07-19
• 發明（設計）人: 張奇
• 申請（專利權）人: 炬芯科技股份有限公司
• 主分類號: G06F13/18
• 分類號: G06F13/18;G06F13/16
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 郭潤湘

本發明公開了一種DDR控制器和排序方法，用以解決現有DDR控制器中的命令長時間無法輸出，導致系統異常的問題。DDR控制器包括解析單元，解析接收到的命令，得到命令的屬性信息，至少兩個排序存儲單元，在根據至少兩個排序存儲單元的優先級輸出命令的過程中，根據高優先級的排序存儲單元的存儲狀態和接收到的命令的屬性信息，將接收到的命令存儲到高優先級的排序存儲單元中，高優先級的排序存儲單元的優先級為比當前進行命令輸出的排序存儲單元的優先級高。由于根據至少兩個排序存儲單元的優先級輸出命令，且在輸出的過程中，將接收到的命令存儲在高優先級的排序存儲單元中，從而可以減少命令長時間不能輸出的問題，提高系統的穩定性。

技術領域

本發明涉及數字電路技術領域，特別涉及一種DDR控制器和排序方法。

背景技術

對于一個系統而言，DDR(Double Data Rate，雙倍速率)控制器，一般常用的命令指示符(CMD，Command Prompt)重排序策略是將多個Master(主設備)輸出的CMD輸入到DDR控制器中，用一個CMD FIFO(First Input First Output，先入先出)隊列，根據CMD的特性和DDR當前的不同的Bank(塊),ROW(行),COL(列)，進行前后優先級的重排序，使效率高的CMD盡快優先執行。

然而，在較長時間內某些Master的CMD會始終優先級最高，比如CPU(CentralProcessing Unit，中央處理器)或GPU(Graphics Processing Unit，圖形處理器)的cache(高速緩存)操作，memory copy(記憶復制)操作等，從而導致其他的Master輸出的CMD被長時間的阻塞，無法得到DDR的數據，特別是顯示設備，通訊設備等中小數據量但實時性要求較高的設備，從而導致系統異常和錯誤發生。

發明內容

本發明提供一種DDR控制器和排序方法，為解決現有技術中DDR控制器中的命令長時間無法輸出，導致系統異常的問題。

第一方面，本發明實施例提供了一種DDR控制器，包括解析單元和至少兩個排序存儲單元，其中：

所述解析單元，用于將接收到的命令進行解析，得到接收到的命令的屬性信息；

所述至少兩個排序存儲單元，用于在根據所述至少兩個排序存儲單元的優先級輸出命令的過程中，根據高優先級的排序存儲單元的存儲狀態和所述接收到的命令的屬性信息，將所述接收到的命令存儲到所述高優先級的排序存儲單元中，其中，所述高優先級的排序存儲單元為所述至少兩個排序存儲單元中比當前進行命令輸出的排序存儲單元的優先級高的排序存儲單元。

在一種可能的實現方式中，所述高優先級的排序存儲單元具體用于：

確定所述高優先級的排序存儲單元當前的存儲狀態為空；根據所述接收到的命令的屬性信息，確定所述接收到的命令的優先級；根據所述接收到的命令的優先級，將各命令進行排序后存儲到所述高優先級的排序存儲單元中。

在一種可能的實現方式中，所述高優先級的排序存儲單元具體用于：

確定所述高優先級的排序存儲單元當前的存儲狀態為非空；根據所述接收到的命令的屬性信息和所述高優先級的排序存儲單元中存儲的命令的屬性信息，確定所述接收到的命令在所述高優先級的排序存儲單元中的優先級；根據確定的優先級對接收到的命令和所述高優先級的排序存儲單元中存儲的命令進行排序后，存儲到所述高優先級的排序存儲單元中。

在一種可能的實現方式中，若所述至少兩個排序存儲單元中包括至少兩個高優先級的存儲單元，則所述至少兩個高優先級的排序存儲單元還用于：

根據所述接收到的命令的屬性信息和所述多個高優先級的排序存儲單元中存儲的命令的屬性信息，確定目標排序存儲單元；根據所述接收到的命令的屬性信息和所述目標排序存儲單元中存儲的命令的屬性信息，確定所述接收到的命令在所述目標排序存儲單元中的優先級。