[發明專利]一種高性能近似Booth乘法器及計算方法

有效

• 申請號: 202110042301.0
• 申請日: 2021-01-13
• 公開（公告）號: CN112764712B
• 公開（公告）日: 2022-10-04
• 發明（設計）人: 梁華國;盛勇俠;湯宇新;方寶;蔣翠云;易茂祥;黃正峰;魯迎春
• 申請（專利權）人: 合肥工業大學
• 主分類號: G06F7/533
• 分類號: G06F7/533
• 代理公司: 安徽省合肥新安專利代理有限責任公司 34101
• 代理人: 陸麗莉;何梅生

本發明提出了一種高性能近似Booth乘法器及計算方法，該近似Booth乘法器包括：部分積生成模塊、近似壓縮樹模塊和進位加法器模塊；部分積生成模塊是由Booth編碼器構成，乘數的每相鄰三位與被乘數的每一位通過Booth編碼器編碼得到對應的部分積；近似壓縮樹模塊包括精確化簡單元和近似化簡單元，精確化簡單元用于部分積壓縮樹的高有效位，近似化簡單元用于部分積壓縮樹的低有效位；進位加法器模塊用于化簡近似壓縮樹模塊輸出信號得到所求的二進制結果。本發明的精確度相對較高，同時本發明在面積、延時和功耗方面極大地節省Booth乘法器的硬件開銷。

技術領域

本發明屬于集成電路技術領域，具體的說是一種高性能近似Booth乘法器及計算方法。

背景技術

近年來我國大力投資發展集成電路相關產業，社會各界人士主動了解相關時事，大多數人對集成電路有一個簡單的基本認知，同時也了解到當今我國集成電路相關產業的薄弱。集成電路作為現階段多媒體、計算機技術、通信技術的核心之一，因此其研究潛力巨大，是一項當之無愧的高成長性技術。

集成電路的發展自第一塊硅集成電路出世至今，后摩爾時代到來，半導體工藝迅速發展，如今集成電路的特征尺寸僅為7nm，等比例縮小定律逐漸走向終點，通過減小特征尺寸來提升集成電路性能更加困難。同時，物聯網的迅速發展，大數據時代來臨，大規模數據處理轉移至云端。一些應用中大規模數據的處理已經由精確計算轉變為有效處理，大部分情況下這類應用僅需要一個足夠好的計算結果，能夠滿足用戶需要即可。緊接著邊緣計算技術得到突破，又使得數據處理更靠近用戶，信息交流更為快捷，減少云端計算負荷的同時也帶了一個問題：邊緣計算的終端設備供電限制。由于邊緣計算的終端大多數為移動設備，其供電受到限制，因此設備的功耗問題尤為突出。

發明內容

本發明是為了解決上述現有技術存在的不足之處，提出一種高性能近似Booth乘法器及計算方法，以期能在降低近似Booth乘法器的功耗開銷和面積開銷的同時明顯提高精確度。

本發明為達到上述發明目的，采用如下技術方案：

本發明一種高性能近似Booth乘法器的特點包括：部分積生成模塊、近似壓縮樹模塊和進位加法器模塊；

所述部分積生成模塊是由Booth編碼器構成的，并用于將n位乘數的每相鄰三位與n位被乘數的每一位進行編碼操作后得到n×n/2個部分積，所述n×n/2個部分積按照n/2行、2n-1列的約簡樹進行排列，得到部分積約簡樹；

所述近似壓縮樹模塊包括精確化簡單元和近似化簡單元；

所述精確化簡單元利用精確4-2壓縮器和全加器對所述部分積約簡樹中最高有效位的n+1列的部分積進行化簡操作，得到相對應的精確化簡結果；

所述近似化簡單元利用近似4-2壓縮器和或門對所述部分積約簡樹中最低有效位的n-2列的部分積進行化簡操作，得到相對應的近似化簡結果；

所述進位加法器模塊是由n+1個全加器和2個半加器組成，并用于對所述精確化簡結果和所述近似化簡結果進行化簡操作，從而得到所求的二進制乘積結果。

本發明所述的高性能近似Booth乘法器的特點也在于：

所述近似Booth編碼器是由2個反相器、5個二輸入的與門以及1個三輸入的或門組成，并依次為：第一反相器、第二反相器，二輸入的第一與門、第二與門、第三與門、第四與門和第五與門以及三輸入的第一或門；

所述近似Booth編碼器的第一輸入端是由第一與門的第一輸入端、第三與門的第二輸入端和第二反相器的輸入端相互連接而成的；

所述近似Booth編碼器的第二輸入端是由第一反相器的輸入端和第五與門的第一輸入端相互連接而成的；

所述近似Booth編碼器的第三輸入端是由第二與門的第二輸入端構成的；