[發明專利]半導體肖特基整流器裝置

在審

• 申請號: 202110041612.5
• 申請日: 2021-01-13
• 公開（公告）號: CN113193035A
• 公開（公告）日: 2021-07-30
• 發明（設計）人: K·趙;J·黃
• 申請（專利權）人: 達爾科技股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/872;H01L29/41
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 陳甜甜

1.一種半導體肖特基整流器裝置，其包括：

半導體襯底；

半導體外延材料層，其安置于所述襯底上方；

溝槽結構，其從所述外延層延伸到所述襯底中，所述溝槽結構具有所述外延材料的垂直側壁；

所述外延層側壁的延伸部，其在所述溝槽結構的底部附近垂直于所述側壁；

第一金屬層，其安置于所述外延層的頂部上方且延伸到所述溝槽中；

多晶硅元件，其安置于所述垂直側壁與所述第一金屬層之間；

柵極氧化物膜，其安置于所述垂直側壁與所述多晶硅元件之間；

所述柵極氧化物膜的延伸部，其將所述多晶硅元件的底部與所述外延層側壁的所述延伸部分離；及

肖特基結二極管，其在所述外延層的遠離所述溝槽結構的頂表面附近。

2.根據權利要求1所述的半導體肖特基裝置，其進一步包括在所述第一金屬硅化物膜上方的第一金屬層。

3.根據權利要求2所述的半導體肖特基裝置，其進一步包括覆蓋第二金屬硅化物膜且與所述第一金屬層電隔離的第二金屬層。

4.根據權利要求3所述的半導體肖特基裝置，其中所述襯底的部分是約100μm厚。

5.根據權利要求3所述的半導體肖特基裝置，其中所述襯底的部分是約20μm厚。

6.根據權利要求3所述的半導體肖特基裝置，其進一步包括在所述陰極結構的所述底部與所述外延層的所述頂表面之間的階狀特征。

7.根據權利要求1所述的半導體肖特基裝置，其中所述多晶硅元件的與所述側壁相對的側覆蓋有電介質膜。

8.根據權利要求6所述的半導體肖特基裝置，其進一步包括所述外延層在所述溝槽結構的所述底部處的延伸部。

9.一種半導體肖特基整流器裝置，其包括：

半導體襯底；

半導體外延層，其在所述襯底上方；

陽極結構及陰極結構，其兩者從所述外延層的頂表面朝向所述襯底延伸；

所述陰極結構，其具有具備外延層側壁表面的溝槽結構；

柵極氧化物層，其覆蓋所述外延層側壁表面；

多晶硅元件，其鄰近通過所述柵極氧化物層與所述外延層電隔離的所述側壁表面；

第一金屬硅化物膜，其在所述多晶硅元件的遠離所述側壁的表面上；

所述第一金屬硅化物膜的延伸部，其覆蓋所述外延層的部分及所述襯底的部分；及

第二金屬硅化物膜，其與所述第一金屬硅化物膜電隔離，從而與所述外延層形成肖特基結二極管。

10.一種半導體肖特基裝置，其包括

半導體襯底及在所述襯底上方的半導體外延層；

陽極接觸件結構及陰極接觸件結構，其都從所述外延層的頂表面延伸；

所述陰極接觸件結構具有到所述外延層中的溝槽結構，其中所述外延材料的垂直側壁覆蓋有第一金屬硅化物元件。

11.根據權利要求10所述的半導體肖特基裝置，其進一步包括鄰近所述第一金屬硅化物元件的第一金屬層。

12.根據權利要求11所述的半導體肖特基裝置，其中所述外延層從所述垂直側壁延伸且在所述外延層的頂表面與所述陰極溝槽的底部之間形成階狀部。