[發明專利]編程脈沖的方法、裝置、計算機可讀存儲介質和處理器

在審

• 申請號: 202110026497.4
• 申請日: 2021-01-08
• 公開（公告）號: CN112634968A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 黃開謹;張艷;閭錦
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/12
• 分類號: G11C16/12;G11C16/34
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 霍文娟

本申請提供了一種編程脈沖的方法、裝置、計算機可讀存儲介質和處理器，該方法包括：形成第一階躍式編程脈沖，第一階躍式編程脈沖包括依次連續的第一脈沖、第二脈沖以及第三脈沖，第二脈沖的數量至少為一個，第一脈沖的峰值為第一峰值電壓，第二脈沖的峰值為第二峰值電壓，第三脈沖的峰值為第三峰值電壓，第二峰值電壓大于第一峰值電壓且小于第三峰值電壓，第一階躍式編程脈沖用于對存儲器的至少一頁進行存儲。該方法效地緩解了現有技術中脈沖電壓由第一峰值電壓直接上升到第三峰值電壓，使SLC受到較強的電場應力沖擊的現象，避免了較大的編程電壓對SLC磨損性能的影響，保證了SLC的磨損性能較好。

技術領域

本申請涉及存儲器領域，具體而言，涉及一種編程脈沖的方法、裝置、計算機可讀存儲介質和處理器。

背景技術

目前NAND Flash(閃存存儲器)主流的編程脈沖方式是編脈沖的電壓按照遞增步長脈沖編程(Incremental Step Pulse Programming，簡稱ISPP)，每一個編程脈沖之后進行編程驗證(program verify)，如圖1和圖2所示。而編程脈沖形狀主要是兩相脈沖電壓(two-phase pulse)，即脈沖電壓先上升到較小的Vpass電壓，然后再上升到較大的編程電壓Vpgm并維持一段時間，如圖2所示。

NAND Flash可以進行一位存儲，如單層單元閃存(single-level cell，簡稱SLC)，或者多位存儲，如多層單元閃存(multi-level cell，簡稱MLC)、3bit單元閃存(Trinary-level cell，簡稱TLC)和4bit單元閃存(Quad-level cell，簡稱QLC)。編程時間和磨損性能是NAND Flash很重要的指標，而且NAND Flash在進行編程操作前，必須先進行擦除操作。這種技術面臨著一些缺點：擦除操作會使物理頁(page)內不同單元的閾值電壓分布展寬很嚴重，多位存儲為了減少編程驗證次數會先打一個小電壓長時間的wakeup pulse(喚醒脈沖)，從而使閾值電壓分布更收斂，但是額外的wakeup pulse導致編程時間的進一步縮短；對于一位存儲，編程時間的性能格外關鍵，一般要求1到3個脈沖完成編程，因此第一個脈沖的編程電壓特別大，而此時存在不少擦除特別深的存儲單元，這些單元在第一個脈沖階段會受到格外強的電場應力，在磨損過程中會快速退化，嚴重影響SLC的磨損性能；而如果增加一個小電壓的wakeup pulse來降低第一個脈沖的電場應力，則又會顯著影響編程時間的性能。

在背景技術部分中公開的以上信息只是用來加強對本文所描述技術的背景技術的理解，因此，背景技術中可能包含某些信息，這些信息對于本領域技術人員來說并未形成在本國已知的現有技術。

發明內容

本申請的主要目的在于提供一種編程脈沖的方法、裝置、計算機可讀存儲介質和處理器，以解決現有技術中SLC的第一個脈沖的編程電壓大，導致磨損性能較差的問題。

為了實現上述目的，根據本申請的一個方面，提供了一種編程脈沖的方法，包括：形成第一階躍式編程脈沖，所述第一階躍式編程脈沖包括依次連續的第一脈沖、第二脈沖以及第三脈沖，所述第二脈沖的數量至少為一個，所述第一脈沖的峰值為第一峰值電壓，所述第二脈沖的峰值為第二峰值電壓，所述第三脈沖的峰值為第三峰值電壓，所述第二峰值電壓大于所述第一峰值電壓且小于所述第三峰值電壓，所述第一階躍式編程脈沖用于對存儲器的至少一頁進行存儲。

可選地，形成所述第一階躍式編程脈沖，包括：形成所述第一脈沖；以所述第一峰值電壓為起始形成所述第二脈沖；以所述第二峰值電壓為起始形成所述第三脈沖。

可選地，所述第二脈沖有一個。

可選地，所述第二峰值電壓的維持時間為微秒級時間。