[發(fā)明專利]一種堆疊測試機通道的高壓測試方法

在審

• 申請?zhí)枺?/td>: 202110025104.8
• 申請日: 2021-01-08
• 公開（公告）號: CN112834913A
• 公開（公告）日: 2021-05-25
• 發(fā)明（設計）人: 魏津;張經祥;杜宇
• 申請（專利權）人: 勝達克半導體科技（上海）有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 上海專益專利代理事務所(特殊普通合伙) 31381
• 代理人: 方燕娜;王雯婷

本發(fā)明涉及半導體測試技術領域，具體地說是一種堆疊測試機通道的高壓測試方法。具體方法如下：S1：上電初始化開始；S2：開始自檢測試，若自檢測試通過，判斷是否用戶分組配置；若不通過，則將不通過信號發(fā)給主控系統；S3：判斷是否用戶分組配置，若需要，則進行通道堆疊處理配置及抑制電路噪聲處理配置；若不需要，則直接進入通道配置；S4：進入通道配置；S5：進行通道自檢，若自檢成功的，則整機完成自檢；若自檢不成功的，則將不成功信號發(fā)給主控系統；S6：則整機完成自檢；S7：結束。同現有技術相比，將不同的電壓輸出和檢測通道做了隔離，使得不同通道可以做堆疊使用，每路通道可以輸出8?10V的電壓，通過正負端的堆疊，從而達到輸出高壓的目的。

技術領域

本發(fā)明涉及半導體測試技術領域，具體地說是一種堆疊測試機通道的高壓測試方法。

背景技術

在芯片測試領域，常常有測量和提供高壓的需求，實際應用中，電壓范圍常常需要覆蓋到100V以上。自動測試機不僅需要作為電源提供100V以上的電壓，也需要精準測量相應的電壓。但是通常大多數廠家的自動測試機無法直接提供100V以上的高壓，通常的做法是采用特殊設計的高壓模塊來放大電壓輸出范圍，就輸出電壓方面來說，這種做法的缺點是精度變差，因為增加的一級運算放大電路引入了第二級誤差，導致輸出的電壓精準度變差。就測量電壓方面來說，精準度同樣變差，因為測量的ADC位數并沒有變多，但是電壓范圍擴大的，轉換的精度必然降低了。同時，由于采用特殊設計的高壓模塊，造成了用戶需要采購不同的設備模塊，也造成了客戶現有低壓模塊的浪費，使測試成本提高。

發(fā)明內容

本發(fā)明為克服現有技術的不足，提供一種堆疊測試機通道的高壓測試方法，基于現有的電路做了改進，將不同的電壓輸出和檢測通道做了隔離，使得不同通道可以做堆疊使用，每路通道可以輸出8-10V的電壓，通過正負端的堆疊，從而達到輸出高壓的目的，同時降低了成本和提高了輸出精度。

為實現上述目的，設計一種堆疊測試機通道的高壓測試方法，包括自動測試機，其特征在于：具體方法如下：

S1：自動測試機上電初始化配置開始；

S2：自動測試機的主控系統開始自檢測試，若自檢測試通過的，進行判斷是否用戶分組配置；若自檢測試不通過的，則將不通過信號發(fā)給主控系統，由主控系統進行錯誤監(jiān)控及錯誤記錄；

S3：判斷是否用戶分組配置，若需要，則進行通道堆疊處理配置及抑制電路噪聲處理配置；若不需要，則直接進入通道配置；

S4：通道堆疊處理配置及抑制電路噪聲處理配置完成后，進入通道配置；

S5：通道配置完成后，進行通道自檢，若自檢成功的，則整機完成自檢；若自檢不成功的，則將不成功信號發(fā)給主控系統，由主控系統進行錯誤監(jiān)控及錯誤記錄；

S6：則整機完成自檢；

S7：結束。

所述的通道堆疊處理流程如下：

S11：自動測試機的主控系統將堆疊信號發(fā)送給PCB電路，PCB電路上的每路通道均采用開爾文四線連接；

S12：若要進行高壓輸出，則通道采用開爾文四線連接進行高電壓堆疊處理；若要進行檢測處理，則通道采用開爾文四線連接進行測試堆疊處理；

S13：將堆疊處理后的堆疊電路與共地選擇電路連接，并由主控系統的FPGA對共地選擇電路的信號進行控制，從而選擇高電壓輸出模式或者檢測模式。

所述的抑制電路噪聲處理由隔離芯片電路完成，所述的隔離芯片電路包括隔離芯片，隔離芯片的1號端口分別連接3V電壓及電阻一的一端，電阻一的另一端連接隔離芯片的7號端口；隔離芯片的1號及8號端口合并接地；隔離芯片的3至6號端口連接自動測試機的主控電路；隔離芯片的16號端口分別連接3V電壓及電阻二的一端，電阻二的另一端連接隔離芯片的10號端口；隔離芯片的9號及15號端口合并接地；隔離芯片的11至14號端口連接自動測試機的主控電路。