[發明專利]半導體裝置

在審

• 申請號: 202080069132.3
• 申請日: 2020-09-25
• 公開（公告）號: CN114503278A
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 那須賢太郎;吉岡峰明
• 申請（專利權）人: 羅姆股份有限公司
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/423;H01L27/088
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 金成哲;鄭毅

半導體裝置包含：半導體芯片，其具有主面；第一導電型的漂移層，其形成于所述主面的表層部；溝槽柵極結構，其以與所述漂移層接觸的方式形成于所述主面；第二導電型的溝道區域，其以覆蓋所述溝槽柵極結構的側壁的方式形成于所述漂移層；以及第一源極漏極區域及第二源極漏極區域，它們以隔著所述溝道區域彼此對置的方式空開間隔地形成在所述漂移層中沿著所述溝槽柵極結構的側壁的區域。

技術領域

本發明涉及一種半導體裝置，其具備源極和漏極成為一體的共源極漏極型的MISFET(Metal Insulator Semiconductor Field Effect Transistor：金屬絕緣體半導體場效應晶體管)。

背景技術

專利文獻1公開了一種半導體裝置，其具備作為共源極漏極型的MISFET的一例的縱柵極型的MOS(Metal Oxide Semiconductor；金屬氧化物半導體)晶體管。該半導體裝置包含：p型半導體層(半導體芯片)、溝槽柵極結構、多個n型漂移層和多個n型源極漏極區域。

溝槽柵極結構形成于p型半導體層的主面。多個n型漂移層在p型半導體層的主面的表層部，分別形成于溝槽柵極結構的兩側。多個n型源極漏極區域分別形成于多個漂移層的表層部。MOS晶體管的溝道形成于沿著溝槽柵極結構的底部的區域。

現有技術文獻

專利文獻

專利文獻1:美國專利申請公開第2007/0145474號說明書

發明內容

發明所要解決的課題

本發明的一實施方式提供一種半導體裝置，在具有共源極漏極型的MISFET的結構中，能夠提高電流能力。

用于解決課題的方案

本發明的一實施方式提供一種半導體裝置，其包含：半導體芯片，其具有主面；第一導電型的漂移層，其形成于所述主面的表層部；溝槽柵極結構，其以與所述漂移層接觸的方式形成于所述主面；第二導電型的溝道區域，其以覆蓋所述溝槽柵極結構的側壁的方式形成于所述漂移層；以及第一源極漏極區域及第二源極漏極區域，它們以隔著所述溝道區域彼此對置的方式空開間隔地形成在所述漂移層中沿著所述溝槽柵極結構的側壁的區域。

根據該半導體裝置，能夠沿著溝槽柵極結構的側壁流通電流。因此，能夠使電流路徑増加，從而提高電流能力。

對于本發明上述的、或者此外其他目的、特征和效果而言，可以通過以下參照附圖對實施方式的說明而明了。

附圖說明

圖1是本發明第一實施方式的半導體裝置的電路圖。

圖2是圖1所示半導體裝置的立體圖。

圖3是圖2所示半導體裝置的俯視圖。

圖4是表示半導體芯片的結構的俯視圖。

圖5是表示半導體芯片的結構的主要部分立體剖視圖。

圖6是從圖5除去半導體芯片上的結構物的主要部分立體剖視圖。

圖7是圖5所示的半導體芯片的俯視圖。

圖8是沿著圖7所示的VIII-VIII線的剖視圖。

圖9是沿著圖7所示的IX-IX線的剖視圖。

圖10是沿著圖7所示的X-X線的剖視圖。

圖11是沿著圖7所示的XI-XI線的剖視圖。

圖12是基極配線的結構的概要剖視圖。

圖13是柵極配線的結構的概要剖視圖。

圖14是第一源極漏極配線的結構的概要剖視圖。