[發(fā)明專利]移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202010064642.3
• 申請(qǐng)日: 2020-01-20
• 公開（公告）號(hào): CN111210752A
• 公開（公告）日: 2020-05-29
• 發(fā)明（設(shè)計(jì)）人: 陶健;唐鋒景;邵林飛;陳彤;程律;孟小明;章善財(cái)
• 申請(qǐng)（專利權(quán)）人: 合肥京東方光電科技有限公司;京東方科技集團(tuán)股份有限公司
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20;G11C19/28
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;張博

本發(fā)明提供一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。移位寄存器單元包括柵極驅(qū)動(dòng)信號(hào)輸出端和輸出放噪電路；所述輸出放噪電路分別與相鄰下一級(jí)上拉節(jié)點(diǎn)、輸出時(shí)鐘信號(hào)端和所述柵極驅(qū)動(dòng)信號(hào)輸出端電連接，用于在相鄰下一級(jí)上拉節(jié)點(diǎn)的電位的控制下，控制所述柵極驅(qū)動(dòng)信號(hào)輸出端和所述輸出時(shí)鐘信號(hào)端之間連通。本發(fā)明可以將柵極驅(qū)動(dòng)信號(hào)輸出端輸出的柵極驅(qū)動(dòng)信號(hào)瞬間拉低，降低柵極驅(qū)動(dòng)信號(hào)的下降時(shí)間。

技術(shù)領(lǐng)域

本發(fā)明涉及顯示驅(qū)動(dòng)技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。

背景技術(shù)

在現(xiàn)有的移位寄存器單元中，柵極驅(qū)動(dòng)信號(hào)輸出電路接入的輸出時(shí)鐘信號(hào)的占空比必須小于50％，當(dāng)該占空比等于50％時(shí)，移位寄存器單元不能及時(shí)對(duì)其輸出的柵極驅(qū)動(dòng)信號(hào)進(jìn)行放電，造成該柵極驅(qū)動(dòng)信號(hào)的下降時(shí)間Tf變大，使得顯示面板的顯示區(qū)的開關(guān)管無(wú)法及時(shí)關(guān)斷，造成誤充電，從而引起顯示不良；并且，即使在輸出時(shí)鐘信號(hào)的占空比小于50％，在容錯(cuò)時(shí)間不充足的情況下，高低溫信賴性測(cè)試下依然會(huì)出現(xiàn)閃屏不良。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于提供一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置，解決在現(xiàn)有的移位寄存器單元中，當(dāng)輸出時(shí)鐘信號(hào)的占空比等于50％時(shí)，移位寄存器單元不能及時(shí)對(duì)其輸出的柵極驅(qū)動(dòng)信號(hào)進(jìn)行放電，造成該柵極驅(qū)動(dòng)信號(hào)的下降時(shí)間變大，使得顯示面板的顯示區(qū)的開關(guān)管無(wú)法及時(shí)關(guān)斷，造成誤充電，從而引起顯示不良；并且，即使在輸出時(shí)鐘信號(hào)的占空比小于50％，在容錯(cuò)時(shí)間不充足的情況下，高低溫信賴性測(cè)試下依然會(huì)出現(xiàn)閃屏不良的問題。

為了達(dá)到上述目的，本發(fā)明提供了一種移位寄存器單元，包括柵極驅(qū)動(dòng)信號(hào)輸出端和輸出放噪電路；

所述輸出放噪電路分別與相鄰下一級(jí)上拉節(jié)點(diǎn)、輸出時(shí)鐘信號(hào)端和所述柵極驅(qū)動(dòng)信號(hào)輸出端電連接，用于在相鄰下一級(jí)上拉節(jié)點(diǎn)的電位的控制下，控制所述柵極驅(qū)動(dòng)信號(hào)輸出端和所述輸出時(shí)鐘信號(hào)端之間連通。

實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元還包括上拉放噪端和上拉節(jié)點(diǎn)放噪電路；

所述上拉節(jié)點(diǎn)放噪電路分別與上拉放噪控制端、本級(jí)上拉節(jié)點(diǎn)和放噪電壓端電連接，用于在所述上拉放噪控制端提供的上拉放噪控制信號(hào)的控制下，控制所述本級(jí)上拉節(jié)點(diǎn)和所述放噪電壓端之間連通；

第N級(jí)移位寄存器單元的上拉放噪控制端與第N+2級(jí)移位寄存器單元的柵極驅(qū)動(dòng)信號(hào)輸出端電連接，N為正整數(shù)。

實(shí)施時(shí)，所述輸出放噪電路包括輸出放噪晶體管；

所述輸出放噪晶體管的控制極與所述相鄰下一級(jí)上拉節(jié)點(diǎn)電連接，所述輸出放噪晶體管的第一極與所述輸出時(shí)鐘信號(hào)端電連接，所述輸出放噪晶體管的第二極與所述柵極驅(qū)動(dòng)信號(hào)輸出端電連接。

實(shí)施時(shí)，所述上拉節(jié)點(diǎn)放噪電路包括上拉節(jié)點(diǎn)放噪晶體管；

所述上拉節(jié)點(diǎn)放噪晶體管的控制極與所述上拉放噪控制端電連接，所述上拉節(jié)點(diǎn)放噪晶體管的第一極與所述本級(jí)上拉節(jié)點(diǎn)電連接，所述上拉節(jié)點(diǎn)放噪晶體管的第二極與所述放噪電壓端電連接。

實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元還包括上拉節(jié)點(diǎn)控制電路、儲(chǔ)能電路、下拉節(jié)點(diǎn)控制電路和輸出電路，其中，

所述上拉節(jié)點(diǎn)控制電路分別與輸入端、第一電平端、第二電平端、被保護(hù)上拉節(jié)點(diǎn)和下拉節(jié)點(diǎn)電連接，用于在輸入端提供的輸入信號(hào)的控制下，控制所述本級(jí)上拉節(jié)點(diǎn)與所述第一電平端之間連通，并用于在所述下拉節(jié)點(diǎn)的電位的控制下，控制所述本級(jí)上拉節(jié)點(diǎn)與所述第二電平端之間連通；

所述儲(chǔ)能電路的第一端與所述本級(jí)上拉節(jié)點(diǎn)電連接，所述儲(chǔ)能電路的第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端電連接，用于存儲(chǔ)電壓；

所述下拉節(jié)點(diǎn)控制電路用于在所述本級(jí)上拉節(jié)點(diǎn)的電位的控制下，控制所述下拉節(jié)點(diǎn)的電位；