[實(shí)用新型]邊沿調(diào)制發(fā)射器及數(shù)字隔離器

有效

• 申請(qǐng)?zhí)枺?/td>: 202022543311.6
• 申請(qǐng)日: 2020-11-05
• 公開（公告）號(hào): CN213305367U
• 公開（公告）日: 2021-05-28
• 發(fā)明（設(shè)計(jì)）人: 李立松;方向明;伍榮翔
• 申請(qǐng)（專利權(quán)）人: 重慶線易電子科技有限責(zé)任公司
• 主分類號(hào): H03K3/013
• 分類號(hào): H03K3/013;H03K3/023;H03K3/027;H03K19/003
• 代理公司: 北京超凡宏宇專利代理事務(wù)所(特殊普通合伙) 11463
• 代理人: 唐菲

本申請(qǐng)?zhí)峁┮环N邊沿調(diào)制發(fā)射器及數(shù)字隔離器，涉及數(shù)字電路技術(shù)領(lǐng)域。所述邊沿調(diào)制發(fā)射器包括編碼控制電路和共模噪聲檢測(cè)電路，共模噪聲檢測(cè)電路包括至少一個(gè)多級(jí)緩沖器、至少一個(gè)電流檢測(cè)器和檢測(cè)邏輯電路，編碼控制電路包括輸入邏輯電路和脈沖延長(zhǎng)電路，檢測(cè)邏輯電路與所述脈沖延長(zhǎng)電路的連接電路、至少一個(gè)多級(jí)緩沖器連接于輸入邏輯電路和驅(qū)動(dòng)隔離器之間，至少一個(gè)電流檢測(cè)器的每個(gè)電流檢測(cè)器用于向檢測(cè)邏輯電路發(fā)送至少一個(gè)多級(jí)緩沖器的電流檢測(cè)信號(hào)，脈沖延長(zhǎng)電路連接于輸入邏輯電路與檢測(cè)邏輯電路的輸出端之間。該發(fā)射器檢測(cè)到系統(tǒng)中出現(xiàn)較大共模噪聲時(shí)，通過編碼控制電路進(jìn)行適應(yīng)性的邊沿調(diào)制。

技術(shù)領(lǐng)域

本申請(qǐng)涉及數(shù)字電路技術(shù)領(lǐng)域，具體而言，涉及一種邊沿調(diào)制發(fā)射器及數(shù)字隔離器。

背景技術(shù)

隨著數(shù)字隔離器主要用于在具有高電壓差的電路模塊之間進(jìn)行數(shù)字信號(hào)的傳輸，其工作環(huán)境存在較多的噪聲干擾，特別是共模噪聲(CMT，Common Mode Transient)，對(duì)于數(shù)字隔離器信號(hào)的傳輸可靠性構(gòu)成顯著的威脅。現(xiàn)有的基于脈沖的邊沿編解碼技術(shù)在抗CMT干擾方面主要通過電路設(shè)計(jì)吸收CMT導(dǎo)致的共模電流來實(shí)現(xiàn)，但是通過這個(gè)方法可以實(shí)現(xiàn)的抗CMT干擾范圍較小，在一些環(huán)境下不能確保信號(hào)傳輸質(zhì)量。

實(shí)用新型內(nèi)容

有鑒于此，本申請(qǐng)實(shí)施例的目的在于提供一種邊沿調(diào)制發(fā)射器及數(shù)字隔離器，以改善現(xiàn)有技術(shù)中存在的抗CMT干擾范圍較小，在一些環(huán)境下不能確保信號(hào)傳輸質(zhì)量問題。

本申請(qǐng)實(shí)施例提供了一種邊沿調(diào)制發(fā)射器，所述邊沿調(diào)制發(fā)射器包括編碼控制電路和共模噪聲檢測(cè)電路，所述共模噪聲檢測(cè)電路包括至少一個(gè)多級(jí)緩沖器、至少一個(gè)電流檢測(cè)器和檢測(cè)邏輯電路，所述編碼控制電路包括輸入邏輯電路和脈沖延長(zhǎng)電路，所述檢測(cè)邏輯電路與所述脈沖延長(zhǎng)電路的連接電路、所述至少一個(gè)多級(jí)緩沖器連接于所述輸入邏輯電路和驅(qū)動(dòng)隔離器之間，所述至少一個(gè)電流檢測(cè)器的每個(gè)電流檢測(cè)器用于向所述檢測(cè)邏輯電路發(fā)送所述至少一個(gè)多級(jí)緩沖器的電流檢測(cè)信號(hào)，所述脈沖延長(zhǎng)電路連接于所述輸入邏輯電路與所述檢測(cè)邏輯電路的輸出端之間；

在所述共模噪聲檢測(cè)電路檢測(cè)到大于預(yù)設(shè)閾值的共模噪聲信號(hào)時(shí)所述檢測(cè)邏輯電路向所述脈沖延長(zhǎng)電路發(fā)送共模噪聲判定信號(hào)，所述脈沖延長(zhǎng)電路基于所述共模噪聲判定信號(hào)向所述輸入邏輯電路發(fā)送迸發(fā)信號(hào)并維持預(yù)設(shè)延時(shí)，所述輸入邏輯電路在所述迸發(fā)信號(hào)開始或結(jié)束時(shí)向所述至少一個(gè)多級(jí)緩沖器發(fā)送脈沖信號(hào)并持續(xù)所述預(yù)設(shè)延時(shí)。

在上述實(shí)現(xiàn)方式中，通過共模噪聲檢測(cè)電路對(duì)共模噪聲進(jìn)行檢測(cè)，在電流檢測(cè)器確定多級(jí)緩沖器接收的共模噪聲信號(hào)超出某個(gè)范圍時(shí)，檢測(cè)邏輯電路合成的CMT檢測(cè)輸出說明接收器電路可能不能正常處理該信號(hào)，此時(shí)需要發(fā)射器電路進(jìn)行適應(yīng)性的邊沿調(diào)制，則通過脈沖延長(zhǎng)電路和輸入邏輯電路，在CMT發(fā)生時(shí)和/或CMT發(fā)生后的一小段時(shí)間內(nèi)，適應(yīng)性的對(duì)數(shù)據(jù)信號(hào)的密度進(jìn)行提高，將數(shù)據(jù)脈沖持續(xù)迸發(fā)一段時(shí)間。從而保證充分利用接收器對(duì)共模電流的吸收能力，在CMT消退過程中，一旦CMT水平低于接收器的飽和水平，即可恢復(fù)信號(hào)的正常傳輸，從而保持信號(hào)傳輸?shù)恼_性，同時(shí)將對(duì)信號(hào)傳輸抖動(dòng)(jitter)的影響減到最低。

可選地，所述輸入邏輯電路包括信號(hào)輸入端、信號(hào)輸出端和檢測(cè)輸入端，所述信號(hào)輸入端用于接收輸入信號(hào)，所述信號(hào)輸出端與所述至少一個(gè)多級(jí)緩沖器的輸入端連接，所述至少一個(gè)電流檢測(cè)器用于向所述檢測(cè)邏輯電路輸出所述至少一個(gè)多級(jí)緩沖器的所述電流檢測(cè)信號(hào)，所述檢測(cè)邏輯電路的輸出端與所述脈沖延長(zhǎng)電路的輸入端連接，所述脈沖延長(zhǎng)電路的輸出端與所述檢測(cè)輸入端連接，所述至少一個(gè)多級(jí)緩沖器的輸出端通過所述驅(qū)動(dòng)隔離器與接收器連接。

在上述實(shí)現(xiàn)方式中，分別通過不同的電流檢測(cè)器對(duì)通過不同多級(jí)緩沖器的電流值進(jìn)行檢測(cè)，并傳輸至檢測(cè)邏輯電路，從而能夠在多級(jí)緩沖器的不同導(dǎo)通情況下確定共模噪聲的強(qiáng)度是否會(huì)影響系統(tǒng)工作。

可選地，所述至少一個(gè)多級(jí)緩沖器包括第一多級(jí)緩沖器和第二多級(jí)緩沖器，所述第一多級(jí)緩沖器包括第一MOS管和第二MOS管，所述第二多級(jí)緩沖器包括第三MOS管和第四MOS管，所述第一MOS管和所述第三MOS管為N型，所述第二MOS管和所述第四MOS管為P型；