[實用新型]一種CMOS電壓基準源

有效

• 申請號: 202021049097.2
• 申請日: 2020-06-08
• 公開（公告）號: CN212484194U
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 張金勇;梅逢城;曹建民;相韶華
• 申請（專利權）人: 深圳技術大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 深圳市瑞方達知識產權事務所(普通合伙) 44314
• 代理人: 林儉良;馮小梅

1.一種CMOS電壓基準源，其特征在于，包括：帶隙基準電路、電源紋波抑制電路以及軟啟動電路；

所述電源紋波抑制電路的輸入端與外部輸入電源電壓連接，所述電源紋波抑制電路的輸出端與所述帶隙基準電路的輸入端連接，所述帶隙基準電路的輸出端輸出參考電壓，所述軟啟動電路分別連接所述外部輸入電源電壓以及所述帶隙基準電路；

所述帶隙基準電路用于產生參考電壓，所述電源紋波抑制電路用于抑制電源紋波以使所述帶隙基準電路不隨所述外部輸入電源電壓變化，所述軟啟動電路將所述CMOS電壓基準源從零電流工作點狀態轉換為正常工作點狀態。

2.根據權利要求1所述的CMOS電壓基準源，其特征在于，所述帶隙基準電路包括：基準電壓產生電路和電壓基準輸出電路；

所述基準電壓產生電路的輸入端與所述電源紋波抑制電路的輸出端連接，所述基準電壓產生電路的輸出端與所述電壓基準輸出電路的輸入端連接，所述電壓基準輸出電路的輸出端輸出所述參考電壓；

所述基準電壓產生電路的輸入端為所述帶隙基準電路的輸入端，所述電壓基準輸出電路的輸出端為所述帶隙基準電路的輸出端。

3.根據權利要求2所述的CMOS電壓基準源，其特征在于，所述基準電壓產生電路包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一三極管、第二三極管以及第一電阻；

所述第一PMOS管的源極和所述第二PMOS管的源極連接和所述電壓基準輸出電路的輸出端連接所述電源紋波抑制電路的輸出端，所述第一PMOS管的柵極與所述第二PMOS管的柵極連接，所述第一PMOS管的漏極與所述第一NMOS管的漏極連接，所述第一NMOS管的源極與所述第一三極管的發射極連接，所述第一三極管的集電極接地，所述第一三極管的基極與所述第二三極管的基極短接并接至地，所述第二三極管的集電極接地，所述第二三極管的發射極通過所述第一電阻連接所述第二NMOS管的源極；

所述第二NMOS管的柵極與所述第一NMOS管的柵極短接并與所述第一NMOS管的漏極共同連接至所述軟啟動電路；所述第二NMOS管的漏極與所述第二PMOS管的漏極連接；

所述第二PMOS管的柵極與其漏極短接并分別連接所述電源紋波抑制電路和所述電壓基準輸出電路的輸入端。

4.根據權利要求3所述的CMOS電壓基準源，其特征在于，所述電壓基準輸出電路包括：第三PMOS管、第四PMOS管、第二電阻和第三三極管；

所述第三PMOS管的源極作為所述電壓基準電路的輸入端連接所述電源紋波抑制電路的輸出端，所述第三PMOS管的漏極與所述第四PMOS管的源極連接，所述第三PMOS管的柵極與所述第二PMOS管的漏極連接并連接至所述電源紋波抑制電路；所述第三PMOS管的柵極還作為所述電壓基準電路的輸出端連接至所述軟啟動電路；

所述第四PMOS管的柵極與漏極短接，所述第四PMOS管的漏極通過所述第二電阻連接所述第三三極管的發射極，所述第三三極管的基極和集電極接地；

所述第四PMOS管的漏極與所述第二電阻的連接端作為所述帶隙基準電路的輸出端輸出所述參考電壓。

5.根據權利要求4所述的CMOS電壓基準源，其特征在于，所述電源紋波抑制電路包括：與所述帶隙基準電路連接的內嵌放大器。

6.根據權利要求5所述的CMOS電壓基準源，其特征在于，所述電源紋波抑制電路還包括：第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管和第九NMOS管；

所述第七PMOS管的源極和所述第八PMOS管的源極連接所述外部輸入電源電壓，所述第七PMOS管的柵極與所述第八PMOS管的柵極短接，所述第七PMOS管的柵極與其漏極連接，所述第八PMOS管的漏極作為所述電源紋波抑制電路的輸出端連接所述帶隙基準電路的輸入端；

所述第七NMOS管的漏極連接所述第八PMOS管的漏極，所述第七NMOS管的柵極連接所述內嵌放大器；所述第七NMOS管的源極接地；所述第八NMOS管的柵極連接所述內嵌放大器，所述第八NMOS管的源極與所述第九NMOS管的漏極連接，所述第九NMOS管的柵極連接所述內嵌放大器，所述第九NMOS管的源極接地。