[實用新型]一種寬電壓SRAM時序跟蹤電路

有效

• 申請號: 202021005077.5
• 申請日: 2020-06-04
• 公開（公告）號: CN212724727U
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 王鎮;顧東志;楊亮亮
• 申請（專利權）人: 思諾威科技（無錫）有限公司
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/417
• 代理公司: 南京智造力知識產權代理有限公司 32382
• 代理人: 張明明

本發明提出一種寬電壓SRAM時序跟蹤電路，屬于專用集成電路設計技術領域。采用放電切換模塊和可配置型SRAM時序邏輯模塊實現具有時序跟蹤能力的放電切換操作，通過輪流使能復制字線來控制復制位線輪流放電，從而產生周期性的時鐘脈沖信號，信號的周期是復制位線放電的延時和。本發明提出的寬電壓SRAM時序跟蹤電路，有效降低靈敏放大器SAE使能延時變化，提高電路抗工藝偏差能力；放電切換模塊動態調節復制單元字線電壓，進一步提高電路抗工藝偏差能力；放電切換模塊能夠檢測恒定放電閾值電壓，提高電路的電壓跟蹤性能。

技術領域

本發明屬于專用集成電路設計技術領域，具體涉及一種寬電壓SRAM時序跟蹤電路。

背景技術

隨著移動互聯網時代的到來，市場對移動設備的處理能力和續航時間提出了越來越高的要求。嵌入式靜態隨機存儲器(Static Random Access Memory，SRAM)是移動處理器芯片的主流存儲器之一，為了實現高性能和低功耗兩大設計目標，低至近閾值區的寬電壓SRAM設計逐漸成為業界的研究熱點。時序跟蹤電路是嵌入式SRAM的關鍵模塊之一，決定了SRAM的性能以及穩定性。然而，不斷降低的工作電壓和不斷縮小的工藝節點帶來了很大的工藝變化，使得寬電壓SRAM時序跟蹤電路設計存在很大的設計挑戰。

寬電壓SRAM時序跟蹤電路設計存在兩大問題：一是隨著電源電壓的降低，局部工藝偏差造成(Sense Amplifier Enable，SAE)延時變化急劇增加，惡化了SRAM的讀性能。二是不同電壓下的設計裕度不同，傳統復制位線電路的電壓跟蹤性能較差。東南大學2018年碩士論文《寬電壓SRAM時序跟蹤電路的研究與實現》中提出一種出了一種適用于寬電壓SRAM的放電切換型時序跟蹤技術及放電切換模塊的電路結構，電路采用一種左右對稱的結構，實現左側電路結構中的節點m的電平與右側電路結構中的節點n的電平之間的相互影響，從而實現內部信號以周期性的方式循環翻轉，從而提高電路抗工藝偏差能力和電壓跟蹤性能。但該放電切換模塊電路結構復雜，復制字線的使能需要通過節點電壓之間相互影響實現，因此由于工藝帶來的延時的風險也會隨之提升。因此，需要設計一種電路結構簡單清晰、具備放電切換能力的SRAM時序跟蹤電路，以提高電路抗工藝偏差能力和電壓跟蹤性能。

發明內容

本發明的目的是為了克服現有技術所存在的不足而提出了一種寬電壓SRAM時序跟蹤電路，采用放電切換模塊和可配置型SRAM時序邏輯模塊實現具有時序跟蹤能力的放電切換操作，有效降低靈敏放大器SAE使能延時變化，提高電路抗工藝偏差能力；放電切換模塊動態調節復制單元字線電壓，進一步提高電路抗工藝偏差能力；放電切換模塊能夠檢測恒定放電閾值電壓，提高電路的電壓跟蹤性能。

為了解決上述技術問題，本發明提出如下技術方案：

本發明提出一種寬電壓SRAM時序跟蹤電路，該時序跟蹤電路適用于復制位線放電電路，復制位線放電電路以第一復制字線和第二復制字線為放電控制信號，使得第一復制位線和第二復制位線通過復制位線放電電路輪流放電。該時序跟蹤電路包括：放電切換模塊、可配置型SRAM時序邏輯模塊。

放電切換模塊以開始信號、第一復制位線和第二復制位線為輸入信號，以時鐘脈沖、第一復制字線和第二復制字線為輸出信號。

放電切換模塊包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第一與非門、第一動態電路、第二動態電路。

進一步，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管均是P型MOS管，第一NMOS管、第二NMOS管、第三NMOS管均是N型MOS管。

進一步，第一與非門是二輸入與非門。