[實用新型]一種用于可信計算機的控制電路

有效

• 申請?zhí)枺?/td>: 202020783996.9
• 申請日: 2020-05-13
• 公開（公告）號: CN211787092U
• 公開（公告）日: 2020-10-27
• 發(fā)明（設計）人: 莊杰;張川川;葛芙蓉
• 申請（專利權）人: 山西百信信息技術有限公司
• 主分類號: G06F21/76
• 分類號: G06F21/76
• 代理公司: 太原九得專利代理事務所(普通合伙) 14117
• 代理人: 高璇

1.一種用于可信計算機的控制電路，包括：用于對主板（10）進行可信度量的可信模塊（20），其特征在于：所述可信模塊（20）與CPLD控制電路（30）雙向電接，所述CPLD控制電路（30）輸出狀態(tài)控制信號至主板（10）的信號輸入端；

所述CPLD控制電路（30）包括：控制單元（301）、程序燒錄接口單元（302）、存儲單元（303）和時鐘單元（304）；

所述控制單元（301）的輸入端與可信模塊（20）的信號輸出端電連接，所述控制單元（301）與存儲單元（303）雙向連接，所述控制單元（301）與時鐘單元（304）雙向連接，所述控制單元（301）的輸出端與主板（10）的信號輸入端電連接。

2.根據(jù)權利要求1所述的一種用于可信計算機的控制電路，其特征在于：所述控制單元（301）包括：主控芯片U62，所述主控芯片U62的PA3端依次串接電阻R1919、電阻R1898后與可信模塊（20）的RCP-GPIO1端相連，所述主控芯片U62的PA5端依次串接電阻R1921、電阻R1899后與可信模塊（20）的RCP-GPIO3端相連，所述主控芯片U62的PA7端依次串接電阻R1923、電阻R1900后與可信模塊（20）的RCP-GPIO4端相連；所述主控芯片U62的PA1端串接電阻R1917后分別與電阻R1897的一端、場效應管PQ24的漏極相連，所述場效應管PQ24的源極接地，所述場效應管PQ24的柵極分別與電阻R1907的一端、可信模塊（20）的RCP-GPIO2_BIT端相連，所述電阻R1907的另一端并接電阻R1897的另一端后與電源端P3V3相連；

所述主控芯片U62的VBAT端串接電阻R1908后與電源端P3V3相連，所述主控芯片U62的BOOT0端分別與電阻R1911的一端、電阻R1912的一端相連，所述電阻R1911的另一端接地，所述電阻R1912的另一端與電源端P3V3相連，所述主控芯片U62的BOOT1端分別與電阻R1913的一端、電阻R1910的一端相連，所述電阻R1910的另一端并接主控芯片U62的VSS_1端后接地，所述主控芯片U62的VDD_2端與電源端P3V3相連；

所述主控芯片U62的PB10端串接電阻R1925后分別與電阻R1904的一端、場效應管PQ26的柵極相連，所述場效應管PQ26的源極接地，所述場效應管PQ26的漏極分別與電阻R1903的一端、CPLD控制電路（30）的關機信號輸出端RCP-POWEROFF端相連，所述電阻R1904的另一端并接電阻R1903的另一端后與電源端P3V3相連；所述主控芯片U62的PB13端串接電阻R1928后與CPLD控制電路（30）的報警信號輸出端STM_BUZZER端相連。

3.根據(jù)權利要求2所述的一種用于可信計算機的控制電路，其特征在于：所述時鐘單元（304）包括：晶振Y18和晶振Y19；

所述晶振Y18的一端并接電阻R1931后分別與電容C1891的一端、主控芯片U62的OSC32_IN端相連，所述晶振Y18的另一端并接電阻R1931的另一端后分別與電容C1892的一端、主控芯片U62的OSC32_OUT端相連；

所述晶振Y19的一端并接電阻R1909后分別與電容C1894的一端、主控芯片U62的OSC_IN端相連，所述晶振Y19的另一端并接電阻R1909的另一端后分別與電容C1893的一端、主控芯片U62的OSC_OUT端相連；

所述電容C1891的另一端、電容C1892的另一端、電容C1893的另一端、電容C1894的另一端均接地。

4.根據(jù)權利要求2所述的一種用于可信計算機的控制電路，其特征在于：所述存儲單元（303）包括：型號為AT24C04存儲器U63，所述存儲器U63的SCL端與主控芯片U62的SCL端相連，所述存儲器U63的SDA端與主控芯片U62的SDA端相連，所述存儲器U63的VCC端并接電容C1900的一端后與電源端P3V3相連，所述電容C1900的另一端接地，所述存儲器U63的WP端接地，所述存儲器U63的A0端并接存儲器U63的A1端、存儲器U63的A2端、存儲器U63的VSS端后接地。