[發明專利]一種降低硅基異質外延生長三五族半導體中位錯缺陷密度的方法

在審

• 申請號: 202011641242.0
• 申請日: 2020-12-31
• 公開（公告）號: CN112820630A
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 王冰;施裕庚;金運姜;余思遠
• 申請（專利權）人: 中山大學
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01S5/30
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 張金福

本發明公開一種降低硅基異質外延生長三五族半導體中位錯缺陷密度的方法，包括：用PECVD在硅(001)襯底上沉積二氧化硅或氮化硅薄膜作為掩膜層；制作出掩膜圖形然后在其上制作出V型槽得到圖形化硅襯底；選擇性外延生長三五族半導體材料；在完成生長的材料表面沉積二氧化硅薄膜，將外延生長的三五族材料完全覆蓋，并進行熱處理與CMP表面平整化；通過鍵合將生長的三五族半導體材料轉移到另一個硅(001)襯底上，將三五族外延層缺陷密度最高的底部反轉過來；去除原硅(001)襯底及原V型槽底部的高缺陷密度三五族半導體，保留高質量部分并以其為襯底，外延生長激光器器件結構。本發明可獲得低位錯密度(106/cm2)的硅基三五族外延材料，實現高性能的硅基光源。

技術領域

本發明涉及半導體材料技術領域，更具體地，涉及一種降低硅基異質外延生 長三五族半導體中位錯缺陷密度的方法。

背景技術

隨著大數據時代的來臨，互聯網高速發展，網絡信息量快速增長，對高速、 大帶寬、低功耗、低成本的互聯解決方案有很大的需求。將集成光路與集成電路 結合在一起，以實現硅基光電子技術，是學術界和工業界長期努力的目標，因為 硅基光電子技術既能夠利用光互聯的高速、大帶寬、低功耗、低成本的優勢，又 具有CMOS工藝兼容性，因此，硅基光電子被認為是下一代高性能計算及數據中 心的關鍵技術。尤其是在近十年來隨著以CMOS技術為代表的先進半導體制造工 藝的飛速發展并迅速逼近物理極限，將不同材料與器件混合集成這一需求比以往 任何時候都更加迫切。現階段硅基光電子集成電路中已經成功集成了高性能的光 調制器、光波導和光探測器等，目前最大的挑戰是如何實現高效率發光的Si基 光源。在混合集成的諸多方法中，在硅襯底上直接外延生長三五族半導體具有悠 久的發展歷史和良好的應用前景，然而由于諸多科學難題的存在，在硅襯底上生 長的三五族半導體的質量仍然不足以直接應用。

在硅襯底上異質外延生長三五族半導體材料時，主要存在以下科學問題：晶 格、極性和熱膨脹系數失配。晶格失配產生位錯、堆疊層錯等缺陷以及內應力， 極性失配產生大量的反相疇，熱膨脹系數失配導致晶圓翹曲和內應力并與晶格失 配應力共同作用。為解決這些問題，人們先后嘗試了很多方法，如利用各種緩沖 層、缺陷過濾層、循環熱退火等方法，這些方法的優點是可以進行大面積薄膜外 延，器件制造工藝無限制，缺點是外延生長的薄膜較厚，容易開裂并導致晶圓翹 曲，通常需要對襯底表面進行斜切，而且能獲得的最低的穿透位錯密度(TDD)仍 然較高，很難低于10⁶cm^-2。另外一種方法是使用圖形化襯底，即利用掩膜圖案 的深寬比限制來阻擋材料缺陷。這種方法的優點是外延生長層的缺陷密度較低， 不需要通過對襯底表面進行斜切以避免反相疇，可在特定位置選擇性生長，能較 大程度緩解熱失配應力；缺點是缺陷密度分布不均勻，難以外延生長大面積薄膜， 器件制造工藝受限制。因此，在現階段，在硅襯底上異質外延生長的三五族材料 中缺陷密度仍然很高，能夠獲得的最低的穿透位錯密度(TDD)為～10⁶cm^-2，這比制 造高性能激光器所要求的最高材料缺陷密度高約2個數量級。如何繼續降低硅襯 底上外延生長的三五族材料中的位錯缺陷密度成為實現性能良好的硅基光源的 技術瓶頸之一，且一直是人們研究的重點。

現有技術中，公開號為CN111564756A中國發明專利，于2020年8月21日 公開了一種硅基無磷激光器及其制備方法，該方法包括：在InP襯底上生長 InGaAs外延層；利用離子注入的方式在所述InGaAs外延層中注入離子形成損傷 層；將所述InGaAs外延層與硅襯底鍵合；通過加熱的方式將所述InGaAs外延層 于所述損傷層處剝離，得到硅基InGaAs襯底；將所述硅基InGaAs襯底的頂層拋 光后外延InGaAs緩沖層、超晶格位錯阻擋層、腐蝕阻擋層以及激光器結構。該 方案沒有直接降低位錯密度，且沒有公開降低位錯密度的技術啟示。由于InP襯 底普遍比硅襯底尺寸小，該方法無法直接應用在大尺寸硅襯底上(如6英寸以上的襯底)。

發明內容

本發明為解決上述現有技術中三五族材料中的位錯缺陷密度較高的問題，提 供一種降低硅基異質外延生長三五族半導體中位錯缺陷密度的方法。