[發明專利]集成電路及形成集成電路的方法

在審

• 申請號: 202011635516.5
• 申請日: 2020-12-31
• 公開（公告）號: CN113299649A
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 陳奕寰;周建志;亞歷山大·卡爾尼斯基;鄭光茗;劉銘棋;蕭世崇;陳志彬
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種集成電路，包括：

襯底，包括低壓區域、高壓區域以及限定在所述低壓區域和所述高壓區域之間的邊界區域；

隔離結構，設置在所述襯底的邊界區域中；

第一多晶硅組件，與所述隔離結構并排設置在所述襯底上方；

邊界介電層，設置在所述隔離結構上；以及

第二多晶硅組件，設置在所述邊界介電層上。

2.根據權利要求1所述的集成電路，還包括：

第一晶體管器件，設置在所述低壓區域內，并且具有設置在第一柵極介電層上方的第一柵電極；

第二晶體管器件，設置在所述高電壓區域內，并且具有設置在第二柵極介電層上方的第二柵電極，所述第二晶體管器件被配置為以大于所述第一晶體管器件的操作電壓進行操作。

3.根據權利要求2所述的集成電路，還包括：

柵極掩蔽結構，設置在所述第二柵電極的外圍區域處，其中，所述柵極掩蔽結構的頂面與所述第二多晶硅組件的頂面共面。

4.根據權利要求3所述的集成電路，還包括：

犧牲介電層，設置在所述柵極掩蔽結構和所述襯底之間；

其中，所述邊界介電層是所述犧牲介電層的連續部分，并且其中，所述邊界介電層由與所述高壓區域中的犧牲介電層相同的材料執行并具有相同的厚度。

5.根據權利要求2所述的集成電路，其中，所述第一柵電極包括金屬柵電極，所述金屬柵電極的側壁和底面被高k介電層覆蓋。

6.根據權利要求2所述的集成電路，其中，與所述襯底的頂面相比，所述第二柵電極被開槽至更低的位置。

7.根據權利要求2所述的集成電路，其中，所述第一柵電極的頂面與所述第二多晶硅組件的頂面共面。

8.根據權利要求1所述的集成電路，其中，所述第二多晶硅組件包括：更靠近所述低壓區域的第一平坦上表面和更靠近所述高壓區域的第二平坦上表面，其中，相對于所述襯底，所述第一平坦上表面位于比所述第二平坦上表面更低的位置。

9.一種形成集成電路的方法，包括：

提供襯底，包括低壓區域、高壓區域以及限定在所述低壓區域和所述高壓區域之間的邊界區域；

在所述高壓區域中將支撐層形成在所述襯底上方，其中，所述支撐層在所述邊界區域中具有傾斜的側壁，所述傾斜的側壁從底部到頂部向所述高壓區域傾斜；

在所述低壓區域中在所述襯底上方并且在所述高壓區域中在所述支撐層上形成低壓柵極前體層的堆疊件；以及

圖案化所述低壓柵極前體層的堆疊件以在所述低壓區域中形成改變的低壓柵極前體層；

其中，當形成所述改變的低壓柵極前體層時，將所述低壓柵極前體層的堆疊件從所述邊界區域和所述高壓區域去除。

10.一種形成集成電路的方法，包括：

提供襯底，包括低壓區域、高壓區域以及限定在所述低壓區域和所述高壓區域之間的邊界區域；

在所述高壓區域中在所述襯底上方形成并圖案化第一支撐層；

在所述低壓區域中在所述襯底上方并且在所述高壓區域中在所述第一支撐層上形成第二支撐層；

對所述第二支撐層和所述第一支撐層執行蝕刻工藝以從所述低壓區域去除所述第二支撐層并在所述邊界區域中形成傾斜的側壁；并且

在所述低壓區域中在所述襯底上方并且在所述高壓區域中在所述第一支撐層上方形成低壓柵極前體層的堆疊件；以及

圖案化所述低壓柵極前體層的堆疊件以在所述低壓區域中形成低壓晶體管器件。