[發明專利]一種多芯片模組的泄漏電流控制

在審

• 申請號: 202011617295.9
• 申請日: 2020-12-31
• 公開（公告）號: CN114690677A
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 施韻華;陳俊任
• 申請（專利權）人: 瑞昱新加坡有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京天馳君泰律師事務所 11592
• 代理人: 孟銳

本發明涉及一種多芯片模組包括芯片，芯片包括位準控制電路、驅動電路、輸出電路、位準控制電路及輸出端。位準控制電路用以響應芯片的操作模式而輸出響應信號。當操作模式是工作模式時，響應信號為第一準位。當操作模式是省電模式時，響應信號為第二準位。驅動電路用以輸出第一驅動信號及第二驅動信號。輸出電路具有輸出側，輸出側耦接輸出端。當芯片在省電模式時，輸出電路的輸出側處于浮接狀態。當芯片在工作模式時，輸出電路用以依據第一驅動信號在輸出端輸出一輸出信號。當芯片在省電模式時，位準供應電路用以依據第二驅動信號及響應信號以提供位準電壓至輸出端，使輸出端具有固定位準。

技術領域

本案是關于多芯片模組領域，特別是一種多芯片模組(MCM)的泄漏電流控制。

背景技術

電子產品中的芯片為了減少尺寸體積，往往改采用多個芯片(CHIP)封裝在一個集成電路IC中，也就是所謂多芯片模組(Multi-Chip Module，MCM)。例如將微處理器的芯片及存儲的芯片整合在一起成多芯片模組，而多芯片模組被封裝成一顆IC。若微處理器的芯片及存儲的芯片非是同家芯片設計公司所開發設計，則較容易產生因整合所導致的問題。又由于存儲芯片的輸出輸入接腳(I/O PAD)電路設計針對非特定的微處理器芯片所設計，又存儲芯片的主動模式是由微處理器芯片所控制的。所以，當微處理器處在省電模式時，而使得微處理器的輸出接腳(PAD)處在不輸出狀態，于此若存儲芯片的輸入接腳無接收到來自微處理器的輸出接腳(PAD)的輸出信號而造成該存儲芯片的輸出接腳處于浮接準位狀態。在上述情形下，存儲芯片會造成泄漏電流(Leakage)的產生而導致芯片的總耗電的增加，且，因多芯片模組已封裝成一顆IC，所以當多芯片模組有泄漏情形，也無法或不易再透過外部電路來減少或避免多芯片模組的泄漏情形。也就是多芯片模組的泄漏電流控制不佳，而造成整個IC的漏電，而不易控制。

隨著現今電子產品的日新月異，使得電子產品裝置(例如：物聯網裝置)對低耗電及小尺寸的需求逐漸提高，因此，如何達到多芯片模組中較好的泄漏控制，以達到控制整個IC的泄漏控制是需要解決的問題。

發明內容

鑒于上述，本案提出一種多芯片模組的泄漏控制。

依據一些實施例，多芯片模組包括第一芯片，第一芯片包括位準控制電路、驅動電路、輸出電路、位準控制電路及輸出端。位準控制電路用以響應第一芯片的操作模式而輸出響應信號。當操作模式是工作模式時，響應信號為第一準位。當操作模式是省電模式時，響應信號為第二準位。驅動電路用以輸出第一驅動信號及一第二驅動信號。輸出電路具有輸出側，輸出側耦接輸出端。當第一芯片在省電模式時，輸出電路的輸出側處于浮接狀態。當第一芯片在工作模式時，輸出電路用以依據第一驅動信號在輸出端輸出一輸出信號。當第一芯片在省電模式時，位準供應電路用以依據第二驅動信號及響應信號以提供位準電壓至輸出端，使輸出端具有固定位準。

依據一些實施例，多芯片模組包括第一芯片及第二芯片。第二芯片包括輸入電路及模式控制電路。輸入電路耦接于第一芯片的輸出端。輸入電路用以接收來自第一芯片的輸出信號，并輸出控制信號。模式控制電路用以依據輸入電路輸出的控制信號，控制第二芯片處于閑置模式或主動模式。

綜上，在本案一些實施例，當第一芯片處于省電模式時，第一芯片的輸出信號能處于第一輸出準位，而不是處于浮接狀態。在一些實施例，多芯片模組包括第一芯片及第二芯片。當第一芯片處于省電模式時，第一芯片的輸出信號能處于第一輸出準位，而不是處于浮接狀態。第二芯片能依據處于第一輸出準位的輸出信號以操作于閑置模式，而不會因為輸出信號處于浮接狀態而造成不必要的耗電。

附圖說明

下面，將結合附圖對本發明的優選實施方式進行進一步詳細的說明，其中：

圖1為根據本案一些實施例所繪示的多芯片模組的示意圖；

圖2為根據本案一些實施例所繪示的第一芯片的示意圖；

圖3為根據本案一些實施例所繪示的第一芯片的電路示意圖；