[發(fā)明專利]數據總線、其數據處理方法以及數據處理裝置

在審

• 申請?zhí)枺?/td>: 202011604831.1
• 申請日: 2020-12-30
• 公開（公告）號: CN113360253A
• 公開（公告）日: 2021-09-07
• 發(fā)明（設計）人: 李暻昊;金永世;李昇范;金源真
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F9/46
• 分類號: G06F9/46;G06F13/16
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新宇

1.一種數據總線，包括：

事務選擇電路，所述事務選擇電路被配置為從所述數據總線的外部接收包括多個事務的向量數據，基于所述多個事務中是否存在業(yè)務沖突來從未發(fā)生業(yè)務沖突的所述多個事務中選擇至少一個事務，并且輸出所選擇的至少一個事務；以及

存儲器數據路徑，所述存儲器數據路徑包括至少一個寄存器，并且被配置為經由所述至少一個寄存器將由所述事務選擇電路提供的所選擇的至少一個事務輸出到所述數據總線的外部。

2.根據權利要求1所述的數據總線，其中所述事務選擇電路生成包括關于在所述多個事務中是否存在業(yè)務沖突的信息的沖突表，并且基于所述沖突表選擇所述所選擇的至少一個事務。

3.根據權利要求2所述的數據總線，其中所述事務選擇電路在輸出至少一個第一事務之后，基于關于所述至少一個第一事務的信息來更新所述沖突表，并且通過基于所述沖突表選擇至少一個第二事務來輸出所選擇的至少一個第二事務。

4.根據權利要求1所述的數據總線，其中所述事務選擇電路包括：

沖突表管理電路，所述沖突表管理電路被配置為生成包括關于在所述多個事務中是否存在業(yè)務沖突的信息的沖突表，更新所述沖突表，并且基于所述沖突表輸出包括關于所選擇的至少一個事務的信息的所選擇信息；以及

事務輸出電路，所述事務輸出電路被配置為基于由所述沖突表管理電路提供的所選擇信息來輸出所述多個事務中的所選擇的至少一個事務。

5.根據權利要求1所述的數據總線，其中所述事務選擇電路基于沖突表輸出所選擇的至少一個事務，

其中所述沖突表包括方矩陣，在所述方矩陣中，行長度和列長度對應于事務的數目，并且對應于第i行和第j列的元素值包括指示在第i事務與第j事務之間是否存在業(yè)務沖突的值，并且

其中i和j是＝1且＝事務的數目的自然數。

6.根據權利要求1所述的數據總線，其中所述多個事務包括第一事務至第N事務，并且

其中所述事務選擇電路基于沖突表輸出所選擇的至少一個事務，

其中所述沖突表包括第一行至第N行，所述第一行的所有元素值都填充有第一邏輯值，第(i+1)行包括指示在第i事務與第(i+1)事務至第N事務之間是否存在業(yè)務沖突的值，并且第N行包括指示在第(N-1)事務與第N事務之間是否存在業(yè)務沖突的值，

其中N是自然數，

其中i是＝1且小于或等于(N-2)的自然數。

7.根據權利要求6所述的數據總線，其中，當存儲第n事務的子存儲體與存儲第m事務的子存儲體相同，并且存儲所述第n事務的閃存條與存儲所述第m事務的閃存條相同時，或者當存儲所述第n事務的所述子存儲體與存儲所述第m事務的所述子存儲體相同，并且存儲所述第n事務的所述閃存條與存儲所述第m事務的所述閃存條不同，存儲所述第n事務的存儲體與存儲所述第m事務的存儲體相同，并且存儲所述第n事務的行與存儲所述第m事務的行不同時，所述沖突表中包括的指示在第n事務與第m事務之間是否存在業(yè)務沖突的值具有第二邏輯值，

其中n和m是自然數。

8.根據權利要求6所述的數據總線，其中所述事務選擇電路選擇與所述沖突表中的所有行的元素值指示所述第一邏輯值的列相對應的至少一個事務以及與當前行相對應的事務作為所選擇的至少一個事務，并且輸出所選擇的至少一個事務。

9.根據權利要求8所述的數據總線，其中所述事務選擇電路通過使用對應列中所包括的所有元素值來對所述沖突表中的至少一個列執(zhí)行邏輯或運算，并且選擇與執(zhí)行所述邏輯或運算的結果值指示所述第一邏輯值的列相對應的至少一個事務作為所選擇的至少一個事務的一部分。

10.根據權利要求8所述的數據總線，其中所述事務選擇電路將所述沖突表中的與所選擇的至少一個事務相對應的行的所有元素值更新為所述第一邏輯值，并且響應于所述已更新沖突表中的至少一個元素值具有所述第二邏輯值，將所述當前行改變?yōu)榕c所述多個事務中未被選擇的一個事務相對應的行。