[發明專利]一種集成電路的制備方法

有效

• 申請號: 202011604276.2
• 申請日: 2020-12-30
• 公開（公告）號: CN112652566B
• 公開（公告）日: 2023-03-07
• 發明（設計）人: 魏姣陽;杜雷;張永忠;葉偉;余仁
• 申請（專利權）人: 合肥晶合集成電路股份有限公司
• 主分類號: H01L21/68
• 分類號: H01L21/68;H01L23/544;G03F1/00
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 林凡燕

本發明公開一種集成電路的制備方法，其至少包括以下步驟：提供一機臺；機臺上放置一晶圓襯底；在晶圓襯底上形成多個形狀和尺寸相同的芯片區域，每個所述芯片區域之間通過切割道區域進行分離，每個芯片區域內包含陣列排布的多個芯片或/和按非陣列排布的多個芯片；在芯片上設置第二光罩，第二光罩的邊緣區域處設有第二圖形和第三圖形，通過第二光罩在每個芯片區域之間的切割道區域的位置形成相同的且分別與第二圖形和第三圖形對應的多個第二圖案和多個第三圖案；在芯片上形成電極層，電極層通過多個第二圖案和多個第三圖案進行對準。本發明解決了不同晶圓產品需要單獨制作符合需求的電極對位層光罩而造成資源浪費的問題。

技術領域

本發明屬于集成電路技術領域，特別是涉及一種集成電路的制備方法。

背景技術

集成電路制造過程中需要在晶圓上形成有效芯片，為保證芯片的質量，不同的膜層之間需要保證套合精度，故對位膜層需要形成有效圖形，以供各膜層對位使用。目前現有技術，可以將在晶圓上形成的集成電路產品分為陣列式晶圓產品和多項目晶圓產品，陣列式晶圓產品即各芯片相同，且呈陣列式排布，多項目晶圓產品即各個芯片型號不同，尺寸形狀皆可不相同，且排布上呈非陣列的形態，這些不同晶圓產品的制作過程都要使用電極對位層單獨形成對位標記，電極對位層僅為了形成用來對位的對位標記，而所有的對位標記又都只在切割道區域隨機擺放，所以用到電極對位層的產品都需要制作符合需求的電極對位層光罩，由于光罩制作成本較高，造成成本資源浪費。

發明內容

本發明的目的在于提供一種集成電路的制備方法，解決了不同晶圓產品需要單獨制作符合需求的電極對位層光罩，因此造成成本資源浪費的問題。

為解決上述技術問題，本發明是通過以下技術方案實現的：

本發明提供一種集成電路的制備方法，其至少包括以下步驟：

提供一機臺；

在所述機臺的臺面上放置一晶圓襯底；

在所述晶圓襯底上形成多個形狀和尺寸相同的芯片區域，每個所述芯片區域之間通過切割道區域進行分離，每個所述芯片區域內包含多個陣列排布的芯片或/和多個非陣列排布的芯片，所述芯片的制備方法包括：

提供一第一光罩，所述第一光罩的邊緣區域處設有多個第一圖形，通過所述第一光罩在所述晶圓襯底的對應切割道區域的位置形成分別與所述多個第一圖形對應的多個第一圖案；

利用所述多個第一圖案使所述第一光罩與所述機臺對準；

在所述晶圓襯底上形成多層薄膜層；

在所述芯片的所述多層薄膜層上設置第二光罩，所述第二光罩的邊緣區域處設有第二圖形和第三圖形，通過所述第二光罩在每個所述芯片區域之間的所述切割道區域的位置形成相同的且分別與所述第二圖形和所述第三圖形對應的多個第二圖案和多個第三圖案；

在所述芯片的所述多層薄膜層上形成電極層，所述電極層通過所述多個第二圖案和所述多個第三圖案進行對準。

在本發明的一個實施例中，所述多個第二圖案和多個第三圖案之間不重疊。

在本發明的一個實施例中，所述第一圖案、第二圖案和第三圖案的邊框區域與中間區域的水平高度不相同。

在本發明的一個實施例中，所述第二圖案和第三圖案的形狀不相同。

在本發明的一個實施例中，所述第二圖案和第三圖案的外框尺寸不相同。

在本發明的一個實施例中，所述第二圖案和第三圖案沿所述芯片區域的外框間隔設置。

在本發明的一個實施例中，所述第二圖案合圍的面積大于所述第三圖案合圍的面積。

在本發明的一個實施例中，所述第二圖案與所述第三圖案之間的間隔距離大于10μm。